面向雷达信号处理应用的可重构处理器设计

何国强，李　丽，李世平

(1. 南京电子技术研究所，　南京 210039；　2. 南京大学 电子科学与工程学院，　南京 210046)



·信号处理·

面向雷达信号处理应用的可重构处理器设计

何国强1，李丽2，李世平1

(1. 南京电子技术研究所，南京 210039；2. 南京大学 电子科学与工程学院，南京 210046)

为满足现代雷达的高性能应用需求，文中提出并设计了一种可重构专用处理(RASP)架构。其采用非规则化微结构和混合重构策略，有效提升了并行流水计算的性能；通过兵乓处理机制掩盖DDR读写时间，充分发挥了运算资源的效率。RASP作为硬件加速核嵌入华睿2号DSP芯片并于TSMC 40 nm工艺下完成流片。测试结果显示，RASP完成1 K(1 024)点FFT的运算时间为2.57 μs，处理效率高达42%，相比于NoC、MorphoSys、C6678、T4240等处理器，性能提升至1.9～30倍，效率达到1.25～4倍。

可重构处理器；快速傅里叶变换；矩阵求逆；脉压；空时自适应处理

0　引　言

随着雷达向数字阵、多功能、智能化方向发展[1-2]，对雷达信号处理的运算性能提出了越来越高的需求，通用DSP性能已显不足，专用ASIC或FPGA则灵活性差，且研制周期长、成本高，不能满足多变的应用需求[3-4]。因此，有必要在性能、功耗和功能灵活性等关键指标之间寻找更好的平衡。

自20世纪60年代加州大学洛杉矶分校的Gerald Estrin教授[5]首次提出可重构计算概念以来，通信、多媒体、雷达等多个领域的科学工作者开展了大量的可重构处理器的研究，如：MIT的MATRIX[6]、IMEC的ADRES[7]、PACT公司的XPP[8]、雷声公司的Mornarch[9]、国防科技大学的ASRA[10]等，至今仍然是高效能计算的研究热点。可重构计算是一种由配置流和数据流来共同驱动的计算方式，即在运行时通过配置流动态改变运算单元阵列结构，并由数据流驱动运算单元阵列进行计算。……