基于国产FPGA的数字下变频仿真设计

张　军，黄　中，邢光辉，任展鹏

（西安黄河机电有限公司 设计研究所，陕西　西安　710043）

基于国产FPGA的数字下变频仿真设计

张军，黄中，邢光辉，任展鹏

（西安黄河机电有限公司 设计研究所，陕西西安710043）

文章首先讲述了数字下变频的核心原理，然后利用矩阵实验室（Matrix Laboratory，MATLAB）对数字下变频理论进行了规范的仿真，阐述了一款仿XILINX公司的国产FPGA芯片实现数字下变频的设计流程，最后利用verilog语言编程实现数字下变频功能，并进行了验证。

数字下变频；FPGA；数控振荡器（NCO）

数字下变频（Digital Down Converfer，DDC）在软件无线电中起着十分关键的作用，它是前端A/D采样转换器与后段现场可编程门阵列（Field－Programmable Gate Array，FPGA）/数字信号处理（Digital Signal Processing，DSP）处理器之间的桥梁，其性能将直接影响到整个无线电系统的质量。利用FPGA或DSP来实现数字下变频的设计，对比可以发现，由于FPGA灵活度高、开发周期短、高度的集成性以及在线重构等卓越特性，FPGA完成数字下变频技术已经被广泛应用。

为了降低基带信号吞吐速率的运算压力，制导雷达系统一般会将中频信号下变频到基带信号，而不是直接处理。本文利用MATLAB软件和FPGA芯片实现数字下变频功能。

1　带通信号采样理论

设一个频率带限信号x（t），其频带限制在（fL，fH）内，如果其采样速率fs满足下式：

fL是信号下限频率，fH是信号上限频率，fs是采样速率（本文频率单位：Hz）。式（1）中，n取满足fs≥2（fH-fL）的最大正整数（0，1，2，），则用fs进行等间隔采样所得到的信号采样值x（nTS）能准确地确定原信号x（t）。式（1）中用带通信号的中心频率f0和频带宽度B也可用式（2）表示：

必须指出以上理论的适用范围：只允许在其中一个频带上存在信号，而不允许在不同的频带上同时存在多种信号，否则将会引起多信号混叠。

2　DDC结构基本原理和MATLAB仿真

一般的数字下变频功能结构如图1所示，其中包括数控振荡器（Numerically Controlled Oscillator，NCO）、混频器模块以及抽取和滤波模块。图1架构中，NCO产生正交的正余弦本振信号输入到混频器，与A/D高速采样得到的数字中频信号进行乘积，完成混频后的信号输入到滤波器以滤除镜频分量和其他干扰分量，最后依据后端速率需求进行抽取。收取滤波器可以采用滤波器（Finite Impulse Response，FIR）、半带（Half Belt，HB）、积分梳状滤波器（Cascade Integrator Comb，CIC）组合来实现。

图1　DDC结构原理

数字下变频MATLAB仿真流程有产生激励中频信号、数字正交分解、滤波和抽取等模块。数字下变频就是将感兴趣信号分离和提取出来，并将采样速率降到较低速率，送到基带信号处理单元。

本仿真案例中频模拟信号带宽5MHz的线性调频信号，中心频率50 MHz，中采样频率40MHz。具体仿真算法是，中频模拟信号被管理距离（Administrative Distance，AD）进行虚拟高速采样，数字化后的中频信号与NCO（直接产生数字余弦信号和正弦信号）产生的本振信号进行混频。混频后则完成了频谱搬移功能，由于镜频分量干扰，通过低通滤波和抽取得到I（n）和Q（n）基带信号。中频信号如图2所示，滤波后基带信号如图3所示。图3验证了通过MATLAB仿真将其搬移到基带的正确性。

图2　量化后的中频信号

图3　滤波后基带I，Q信号

3　数字下变频设计与FPGA实现

本设计选用国产某芯片（PintoPin仿Xilinx公司QPro Virtex_II XQR2V3000芯片）进行开发，结合MATLAB预先对滤波器指标进行仿真，然后再Xilinx公司的集成开发环境ISE 10.1中进行verilog语言编程，并结合Mentor子公司Model Tech出品的Modelsim进行仿真和验证。

本案例中频模拟信号带宽5MHz，根据DDC原理可知，混频系数根据实际情况，中采样频率（fs）、中心频率（f0）依据以下公式计算得出：根据本设计接收机的信号参数，中频频率为50MHz，采样频率为40MHz，即：

对原始信号才乘50Mhz的纯净信号cos（50MHz）、sin （50MHz）信号，I路混频系数：

Q路混频系数：

由混频系数可知，Q路的奇数部分都为0，只余下偶数部分，I 路的偶数部分都为0，只余下奇数部分，这时可以将抽取提前，相当于将输入数据的偶数部分送给 Q 路，将输入数据的奇数部分送给I路，原来Q路的低通滤波器只剩下偶数部分，I路的低通滤波器只剩下奇数部分。鉴于上述分析，在FPGA实现正交分解时可以不使用直接数字式频率合成器（Direct Digital Synthesizer，DDS）专用IP核，我们先2倍抽取，再利用乘法器1，-1，循环项乘，以便节约大量硬件资源。正交分解之后通过半带滤波器，最后依据后端数字信号处理单元需求进行数据抽取操作。依据上述分析，基于FPGA的数字下变频流程图如图4所示。

图4　基于FPGA的数字下变频流程

混频后的零中频信号带宽为5M，设计半带HB滤波器系数并将其量化成18位，利用ISE套件的IPCORE把生成好的系数存入coe文件中。FIR滤波器系数理论上越高越好，但考虑到性价比，综合FPGA资源有限，设计采用121阶FIR。本案例利用verilog语言设计FPGA程序，首先产生激励中频信号（由MATLAB产生），如图5 din图形所示。经过FIFO奇偶抽取和乘法器循环处理，如图5 odd_out_buff和even_out_ buff图形所示，实现了正交分解功能。IQ两路数据再经过半带滤波器，滤除镜像分量保留基带信号，如图5 idata和qdata图形所示，经过与MATLAB数据结果对比，标明FPGA程序产生了正确的基带信号数据。由于后端数字信号处理单元数据速率的需求，对基带信号进行两倍抽取。

最后在国产FPGA上验证了结果，利用安捷伦的8267D信号源，产生了一个带宽5MHz的中频（50MHz）信号输入给AD芯片，AD将采样信号直接送给FPGA进行数字下变频处理，产生了I、Q正交两路5MHz的基带信号。

图5　基于FPGA的数字下变频Modelsim仿真结果

4　结语

软件无线电是数字化新技术的基础，更是一种高稳定性的产品设计思路，随着新一代超高速采样AD芯片的惠及大众，以及高端FPGA价格的回归，软件无线电在新一代无线系统中将得到广泛的应用。本论文首先介绍了软件无线电的基础理论，即带通采样定理以及它的适用范围。然后利用MATLAB对数字下变频理论进行了规范的仿真，最后利用verilog语言编程实现数字下变频（DDC）功能。由于FPGA实现速度快，而且设计和修改灵活性强，可满足大部分通信系统中对数字下变频性能的要求，因此具备广泛推广的实用价值。

［1］楼才义，徐建良，杨小牛.软件无线电原理与应用（2版）［M］.北京：电子工业出版社，2014.

［2］徐江山，陈振华，金鑫，等. 一种X波段船舶导航雷达射频接收机设计［J］. 现代雷达，2016（4）：68-72.

［3］李飞，冯晓东，李华会.可变带宽数字下变频的设计与FPGA实现［J］.电子技术与应用，2016（4）：35-38.

Simulation design of digital down conversion based on domestic FPGA

Zhang Jun， Huang Zhong， Xing Guanghui， Ren Zhanpeng
（Design Institute of the Yellow River Xi'an Mechanical and Electrical Co.， Ltd.，Xi'an 710043， China）

This paper describes the core principle of digital down conversion，then makes use ofthe digital down conversion theory to realize the standard simulation， expounds the design process of the FPGA chip based on a copy of XILINX company to realize digital down conversion， fnally uses verilog language programming to realize the function of digital down conversion，and carries a verifcation of it.

digital down conversion； FPGA； numerically controlled oscillator（NCO）

张军（1988— ），男，陕西武功，硕士，助理工程师；研究方向：雷达信号处理算法，数字中频收发机和嵌入式软件测试。