CMOS电路芯片ESD保护电路设计技术的发展

罗国平　+江伟　黄志勇

摘要：随着近几年CMOS集成电路的快速发展，COMS电路芯片的尺寸越来越小，单位面积芯片上集成的晶体管也逐渐增加，这有效提高了集成电路的运算速度，同时大大降低了单个芯片的制造成本。然而在集成电路快速发展的同时，ESD问题也日益凸现出来，ESD保护电路能够有效保护COMS电路芯片，对内部电路的保护具有重要意义。笔者就以ESD保护原理为集成，对CMOS电路芯片ESD保护电路设计技术的发展进行了分析。

关键词：COMS电路芯片；ESD保护电路；集成电路

静电放电（ESD）对集成电路芯片的干扰程度最大，一般的，ESD通过干燥环境的人体带电，以电荷脉冲形式出现在电路端口，进而影响内部电路。由于COMS锁定效应的存在，当端口处缺乏有效保护措施时，很容易引发固有的锁定效应，使得整个芯片的PNPN通道导通，如果外电路也缺少防护措施，那么电路就会烧毁。因此，CMOS电路芯片ESD保护电路的设计是极为重要的，需要给予充分的重视。 1 ESD原理和保护器件 1.1 ESD原理 所谓ESD保护电路，即为了防止静电放电对电路芯片产生危害而设计的电路，目的是在放电事件发生的过程中，在芯片内部提供一个低电阻的支路，使得静电放电产生的能量得到有效释放，阻止静电放出的能量对电路芯片产生危害，把静电放电的危害降低到最小，保障整个电路的安全。当然，作为ESD保护电路，除了作为支路释放静电产生的能量以外，还要确保能量释放伴随产生的热量分布均匀，若热量分布不均，容易导致局部过热，同样会导致芯片或者电路的其他部分遭受损害。……