硅基异质集成InP毫米波通孔模型研究

陈晓艳，孙玲玲，刘 军

(杭州电子科技大学射频电路与系统教育部重点实验室，浙江 杭州 310008)

硅基异质集成InP毫米波通孔模型研究

陈晓艳，孙玲玲，刘 军

(杭州电子科技大学射频电路与系统教育部重点实验室，浙江 杭州 310008)

基于硅基异质集成InP工艺下的硅基与InP层之间的通孔结构，得到其等效电路模型，并提出了一种直接的模型参数提取方法.在0.1～67.0 GHz的测量数据中提取得到双通孔结构的等效电路模型参数,模型仿真和测量数据能较好地拟合，验证了模型拓扑结构的准确性.

异质集成；通孔模型；参数提取；毫米波

0 引 言

随着无线通信技术的发展，毫米波频段集成电路受到越来越广泛的关注.硅的禁带宽度较窄导致其击穿电压较低，电子和空穴迁移速度在未来很难满足晶体管的截止频率和最大频率不断增加的性能需求[1].近年来，硅基异质集成III-V族器件工艺的出现，实现了硅CMOS和III-V族器件集成于单片电路和系统[2].它结合了硅集成电路工艺大规模生产，成熟的集成电路技术积累和III-V族器件工艺高击穿电压、低噪声、高电子迁移率、高频率性能等优势[3]，实现了不同种类半导体技术的完美融合.

硅基异质集成III-V族器件工艺是目前集成电路技术研究的热点.硅基异质集成III-V族器件的实现工艺目前主要分为两类，第一类是将III-V族器件衬底打磨并通过BCB层将其与CMOS衬底连接，第二类是在硅衬底晶圆上同时集成完整的CMOS器件和III-V族器件，并通过标准的CMOS后端线实现互连.2009年，美国HRL实验室研发出基于第一类工艺实现硅基异质集成InP HBT芯片[4].2012年，加利福尼亚大学采用第一类工艺在硅晶圆上集成III-V族电吸收调制器和混合微环谐振器[5].2013年，美国雷神公司等生产出基于第二类工艺的混合信号射频集成电路[6].2014年，美国HRL实验室运用第一类工艺在90 nm CMOS上异质集成InP HBT[7].2015年，比利时根特大学基于第一类工艺实现了硅异质集成III-V族激光器[8].国内一些科研机构，已经开始进行异质集成相关工作的研究.从国内外公开的文献情况来看，已经报道的成果多集中在对硅异质集成III-V族器件的工艺实现上，很少涉及对异质集成工艺下的模型工作的探讨.

异质集成工艺下的互连通孔连接了InP和硅顶层金属，涉及不同的金属材料金和铝的连接.单一建立InP或CMOS下的通孔模型不足以支持设计仿真，所以必须结合在一起建立异质集成工艺下的模型.精确的模型对于电路设计是必不可少的，而目前对于异质集成模型工作的研究比较少，因此本文对于国内某研究所的异质集成工艺下的通孔结构进行模型研究，并采用上述提到的第一类工艺方法实现，为异质集成工艺下的模型研究工作提供一定参考.

1 通孔的物理结构及模型

硅基异质集成InP工艺是在标准CMOS工艺基础上，将InP器件转移到制造了CMOS电路的硅片预留空区上，并通过BCB通孔将CMOS电路与InP器件互连连接在一起，实现集成[8].在硅基异质集成InP工艺中，通孔是实现硅片电路和InP器件/电路互连的唯一途径.本文采用2个连接在一起的通孔结构进行模型研究，其结构侧面示意图如图1所示.2个通孔由InP顶层金属连接，两端口引线由CMOS顶层金属m6引出，其带GSG测试结构的版图如图2所示.在硅基异质集成InP工艺中，将InP器件的衬底打磨掉，并将其通过BCB键合技术[9]，制造到成本较低的硅片上.通孔连接了InP顶层金属和CMOS中的顶层金属，CMOS层中材料为铝，BCB和InP层中材料为金.

图1 异质集成结构侧面图

图2 通孔测试结构的俯视图

图3 通孔模型的等效电路

根据通孔的实际物理结构，得到毫米波频段通孔模型的等效拓扑结构如图3所示.通孔所用的金属不是理想导体，在实际应用中存在寄生电阻和电感，由图3中R和L表示.由于2个通孔之间距离较近，因此在高频下会产生1个耦合电容，由图3中2个端口G和D之间的电容C表示.在异质集成工艺中，衬底结构存在损耗机制，主要是通孔与衬底之间的容性耦合和时变磁场在衬底中产生涡流而引起的衬底损耗.图3中Cox表示通孔与衬底之间的氧化层电容，Rsub和Csub表示损耗衬底的电磁耦合[10]，由于左右2个通孔尺寸相同，因此2个通孔与衬底之间的耦合网络Cox-Rsub-Csub为对称结构.

2 模型参数提取

通孔结构的等效拓扑结构已经在图3中描述，模型的参数可以通过其测量数据进行提取.提取方法如下：

在两端口G,D电压为0，测量频率范围为0.1～67.0 GHz的条件下，对测量S参数进行提取.首先采用开路短路方法[11]对测量S参数进行去嵌后，把S参数转换成Y参数，则

YM=-Ymea.12,YL=Ymea.11+Ymea.12，

(1)

其中，

(2)

由式(2)得：

(3)

(4)

(5)

由式(5)可得：

(6)

(7)

通过上述提取方法，把通孔模型的参数全部提取出来.

3 模型验证

为了验证模型的准确性，本文将通孔的测量数据和模型仿真数据进行对比.本文中采用的双通孔结构的尺寸为：长度25 μm，宽度25 μm，高度5.85 μm，2个通孔的间距为15 μm，由InP顶层金属连接，两端口引线由CMOS顶层金属引出.其测试结构采用GSG测试结构，所以也需要做InP层到CMOS顶层金属的通孔连接，其测试结构的版图如图2所示.测试所需仪器有微波探针台Cascade Micro tech summit 1101B、半导体参数分析仪Agilent B1500、矢量网络分析仪E8363B等.对于采用GSG测试结构的器件，矢量网络分析仪测得的数据并不单单是器件真正的行为特性，还包括了pad以及器件和pad间引线的寄生.为得到器件真实的特性，还需要对测得的数据进行去嵌处理，本文采用常用的开路短路法进行去嵌，此处不再赘述.

本文采用开路-短路法进行去嵌，通过在ICCAP中完成模型参数提取和优化，最终得到模型拟合结果.运用上述提取方法得到提取参数结果如表1所示.经过参数优化处理后，得到在0.1～67.0 GHz的频率范围内两端口S参数的拟合结果，如图4所示.

表1 模型参数提取结果

图4 S参数实虚部拟合结果

在0.1～67.0 GHz范围内，S11和S21的实虚部的拟合情况已经在图4中展示.模型仿真结果与测量数据得到了很好的吻合，说明模型适用于该频段内硅基异质集成InP工艺下的通孔结构.

4 结束语

本文对硅基异质集成InP工艺下的通孔结构进行分析，提出了等效模型拓扑结构.为硅基异质集成III-V器件的模型研究提供了参考，并为异质集成下的电路设计工作提供了模型基础.由于测试条件的限制，本文模型验证数据最高频率为67.0 GHz，在后续的工作中将进行更高频段异质集成工艺下无源器件的模型研究，进一步完成硅基异质集成工艺下的模型研究工作.

[1]HUDAIT M K, CHAU R. Integrating III-V on Silicon for Future Nanoelectronics[J]. Compound Semiconductor Integrated Circuits Symposium. csic.ieee, 2008, 45(3):1-2.

[2]DUAN G H, OLIVIER S, MALHOUITRE S, et al. New Advances on Heterogeneous Integration of III-V on Silicon[J]. Journal of Lightwave Technology, 2015, 33(5):976-983.

[3]ZHANG Z, YU G, ZHANG X, et al. Studies on High-Voltage GaN-on-Si MIS-HEMTs Using LPCVD Si3N4, as Gate Dielectric and Passivation Layer[J]. Electron Devices, IEEE Transactions on,2016, 63(2):731-738.

[4]ROYTER Y, PATTERSON P R, LI J C, et al. Technology for Dense Heterogeneous Integration of InP HBTs and CMOS[C]//CS MANTECH Conference. IEEE,2009:1-4.

[5]SRINIVASAN S, LIANG D, FIORENTINO M, et al. Micro-ring resonator based electro-absorption modulators on the hybrid III-V on silicon platform[C]// 2012 Optical Interconnects Conference. IEEE, 2012:22-23.

[6]KAZIOR T E. More than Moore: III-V devices and Si CMOS get it together[C]//2013 IEEE International Electron Devices Meeting, 2013:28.5.1-28.5.4.

[7]HUSSAIN T, WHEELER D C, SHARIFI H, et al. Recent advances in monolithic integration of diverse technologies with Si CMOS[C]//Silicon Monolithic Integrated Circuits in Rf Systems (SiRF), 2014 IEEE 14th Topical Meeting on. IEEE, 2014: 1-3.

[8]GATHMAN T D, MADSEN K N, LI J C, et al. 30.8 A 30GS/s double-switching track-and-hold amplifier with 19dBm IIP3 in an InP BiCMOS technology[C]//2014 IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC). IEEE, 2014: 1-3.

[9]LIANG D, FIORENTINO M, BOWERS J E, et al. III-V-on-silicon hybrid integration, materials, devices, and applications[C]// Winter Topicals (WTM), 2011 IEEE. IEEE, 2011:151-152.

[10]LUO J, ZHANG L, WANG Y. A unified model and direct extraction methodologies of various CPWs for CMOS mm-wave applications[C]// Proceedings of the IEEE 2012 Custom Integrated Circuits Conference, 2012 IEEE,:1-4.

[11]VEENSTRA H, NOTTEN M G M, VAN GOOR D, et al. Distributed de-embedding technique for accurate on-chip passive measurements based on Open-Short structures[C]//2009 IEEE Bipolar/BiCMOS Circuits and Technology Meeting. IEEE, 2009: 91-94.

Millimeter-wave Via Modeling Based on InP Heterogeneous Integrated on Silicon

CHEN Xiaoyan, SUN Lingling, LIU Jun

(KeyLaboratoryofRFCircuitsandSystems,MinistryofEducation,HangzhouDianziUniversity,HangzhouZhejiang310008,China)

An equivalent circuit model for through InP via modeling in silicon heterogeneous integration InP technology is presented in this paper. A directly model parameter extraction method is developed. Equivalent circuit model for the double interconnected via structures is extracted base on the measured data from 0.1 GHz to 67.0 GHz. An excellent fitting result of the model simulated and measured data validated the accuracy of the modeling methodology proposed here.

heterogeneous integration; via model;parameter extraction; millimeter-wave

10.13954/j.cnki.hdu.2017.01.006

2016-08-04

陈晓艳(1991-)，女，河南南阳人，硕士研究生，射频微电子器件建模.通信作者:刘军副教授，E-mail: ljun77@163.com.

TN389

A

1001-9146(2017)01-0025-04