集成电路ESD损伤及实验方法研究

苏昆

（中国电子科技集团公司第四十七研究所，沈阳110032）

集成电路ESD损伤及实验方法研究

苏昆

（中国电子科技集团公司第四十七研究所，沈阳110032）

随着现代集成电路的发展，工艺特征尺寸越来越小，氧化层越来越薄，集成电路抗静电能力也越来越差。对于深亚微米工艺集成电路来说，静电的损害更加严重，所以必须在设计芯片时加入适当的静电放电 (Electrostatic Discharge,ESD)保护电路以减少静电放电对芯片内部的损伤。首先对ESD的来源、损伤原理、保护措施及静电模式做了详细介绍，在此基础上分别对I/O（输入输出端口）、Pin-to-Pin（端口对端口）、VDD-to-VSS（电源对地）及CDM（器件充电模式）的静电放电测试方法进行研究，并对静电测试及判别方法进行了说明，以帮助设计人员理解静电、损伤、保护、测试及判别的方法，更好的完成电路的抗静电设计。

静电；测试方法；放电模式；静电设计；静电研究；损伤

1 引言

在日常生活中我们经常会遇到这样的情形：当我们握住金属门把开门，或与人握手时，会有被高压击打的感觉。原来人体具有很大的阻抗，在平时活动中，由于摩擦而产生的静电荷会聚积在人体上，当人体与接地的物体接触形成放电通路时，聚积的静电荷产生的泄放电流脉冲会使人产生电击的感觉。我们称这种现象为静电释放(Electrostatic Discharge，ESD)，ESD实际上是过电应力(Electric Overstress，EOS)的一种，过电应力还包括雷击、电磁干扰等等。

自然界中的静电释放主要有两大类：一类是雷电等长距离(数百米)、高电压(数十万伏)的静电释放；……