二阶曲率补偿带隙基准的设计

李燕楠+廖杰

摘要：基于SMIC 0.18μm CMOS工艺，本文采用MOS管工作在亚阈值区的技术设计了一种二阶曲率补偿带隙基准。Cadence仿真结果显示，在1.5 V电源电压下，带隙基准输出电压在-25℃～125℃温度范围内获得了3.18 ppm/℃的温度系数，在1Hz及100KHz的频率处分别获得了-113.2 dB及-52.76dB的电源抑制比。

关键词：带隙基准 曲率补偿 亚阈值区 电源抑制比

中图分类号：TN432 文献标识码：A 文章编号：1007-9416（2016）10-0184-01

1 引言

带隙基准（bandgap reference ，BGR）是模拟集成电路的关键模块之一，广泛应用于存储器、电源管理芯片等电路中，其精度直接影响系统的整体性能[1]。基于此，本文采用MOS管工作在亚阈值区的技术设计了一款低温度系数BGR。

2 电压源基准电路的设计

本文设计的带隙基准如图1所示，由启动电路、核心电路、曲率补偿电路三部分组成。由于带隙核心电路有两个平衡点，因此需要一个启动电路。MOS管M1-M3构成启动电路。带隙核心电路由MOS管M4～M11、电阻R1～R4以及运算放大器A1组成，曲率补偿电路由MOS管M12～M14组成。本文着重对曲率补偿电路进行介绍。

電路正常工作时，M12始终工作在亚阈值区，从而保证M14工作在亚阈值区。由于亚阈值区MOS管的漏电流Isub与其栅源电压VGS成指数关系[2]，表达式如下：

其中μp为载流子迁移率，Cox为单位栅氧化层电容，W/L为亚阈值区MOS管的宽长比，η为亚阈值斜率因子，VT为热电压。当MOS管漏源电压VDS满足|VDS|>0.1V时，Isub几乎与VDS无关，可以忽略VDS项。图1中M14的漏源电压VDS4满足|VDS4|>0.1V，因而M14的漏电流INL可表示为

其中，N为三极管Q2与Q1发射极面积之比，VEB1为三极管Q1的发射极-基极电压。由（2）式可知INL具有温度非线性，可以用来补偿VEB1中的温度高阶项。由公式（2）与公式（3）可知，通过优化电阻R1～R4、参数N、MOS管M14的宽长比等相应参数，图1所示电路能获得低温度系数的参考电压VREF。

3 仿真结果与分析

采用SMIC 0.18μm CMOS工艺及Cadence软件对带隙基准进行仿真验证。图2为基准电压温度特性曲线，在-25℃～125℃范围内基准电压温度系数为3.18 ppm/℃。图3为基准电压的电源抑制比（Power Supply Rejection Ratio，PSRR）仿真曲线，在1Hz及100KHz的频率处分别获得-113.2dB及-52.76dB的PSRR。

4 结语

本文设计了一款二阶曲率补偿带隙基准，并通过Cadence软件进行仿真验证。结果表明，所设计的带隙基准具有较低的温度系数和较高的PSRR，能够应用于线性稳压器等低压低功耗电路。

参考文献

[1]贾孜涵，冯全源，庄圣贤.一种带曲率补偿的CMOS带隙基准源[J].电子元件与材料，2015，34（5）：50-53.

[2]A new curvature compensation technique for CMOS voltage reference using |VGS| and ΔVBE[J].Journal of Semiconductors.2016，37（5）：224-225.

收稿日期：2016-08-24

作者简介：李燕楠（1992—），女，陕西榆林人，硕士研究生在读，主要研究方向：CMOS模拟集成电路设计。