一种高吞吐率国密SM3硬件IP核的设计与实现*

陈冬云,李元金

(1.贵阳学院电子与通信工程学院,贵阳 550005;2.安全互联实验室,江苏 苏州 215000)

一种高吞吐率国密SM3硬件IP核的设计与实现*

陈冬云1*,李元金2

(1.贵阳学院电子与通信工程学院,贵阳 550005;2.安全互联实验室,江苏 苏州 215000)

为满足网络安全认证的需求,提出了一种高吞吐率的国密SM3的硬件IP核的设计方法。该方法用3级流水线缩短了每轮运算的关键路径,提升了系统时钟,并将64轮运算全部展开,实现轮间64级流水线,总共192级的全流水线设计,能够同时实现192组消息的SM3运算。基于SMIC 0.18 μm的工艺,实现了该IP核,时钟频率达到了200 MHz,吞吐率达到了102.4 Gbit/s,比现有的研究成果提升39.3%。

信息安全;国密SM3;流水线;吞吐率;IP核

网络安全认证的问题越来越突出,Hash算法能够将一串数据计算出一个固定长度的值与之对应,从而根据该值实现这串数据的完整性验证,因而广泛应用于网络安全认证。为了适应互联网的快速发展,国家密码管理局于2010年发布了中国自己的Hash算法—国密SM3[1]。近些年来,围绕如何实现SM3的快速运算,文献[2-5]从不同侧面分别加以研究和实现。文献[2]通过采用CSA加法器优化关键路径,并提出了双路并行结构的加法器,实现了比较高的吞吐率;文献[3]强调与ARM处理器的系统结合方面提升吞吐率;文献[4]展开了64轮计算以使吞吐率获得一个较大的提升;文献[5]通过轮计算的合并和CSA加法器的优化来实现整体吞吐率的提升。从已取得的吞吐率来看,还有继续提升的空间,以满足日益复杂的网络安全需求。……