FPGA的多路数据并行录取和时序资源优化

苏阳, 赵英潇, 黄睿, 张月, 陈曾平

(国防科技大学 自动目标识别重点实验室，长沙 410073)

摘要: PCIe总线在雷达系统中应用日益广泛，但FPGA内部集成的PCIe硬核数量有限，难以满足雷达并行录取多种数据的需求。为此，本文提出了一种改进的PCIe DMA数据传输方法，利用Xilinx FPGA集成的单个PCIe硬核实现了多路数据在高速传输情况下的并行录取。针对实现过程中遇到的时序问题，提出了采用多级FIFO级联方法进行时序优化。依据Xilinx FPGA的时钟网络特点，对时钟资源进行优化，便于日后系统的扩展和升级。

FPGA的多路数据并行录取和时序资源优化

苏阳, 赵英潇, 黄睿, 张月, 陈曾平

(国防科技大学 自动目标识别重点实验室，长沙 410073)

摘要: PCIe总线在雷达系统中应用日益广泛，但FPGA内部集成的PCIe硬核数量有限，难以满足雷达并行录取多种数据的需求。为此，本文提出了一种改进的PCIe DMA数据传输方法，利用Xilinx FPGA集成的单个PCIe硬核实现了多路数据在高速传输情况下的并行录取。针对实现过程中遇到的时序问题，提出了采用多级FIFO级联方法进行时序优化。依据Xilinx FPGA的时钟网络特点，对时钟资源进行优化，便于日后系统的扩展和升级。

FPGA；PCIe；并行录取；时序优化

引 言

PCIe(PCI-Express)总线作为芯片间和板间通信最常用的标准之一，目前在雷达系统中应用尤为广泛。然而随着雷达技术的不断发展，当前雷达在应用过程中面临目标多样化、环境复杂化和任务多元化等问题。用一部雷达代替多部雷达的功能，使一部雷达同时具有多种对抗能力成为当前雷达发展的主要趋势[2]。……