基于RapidIO的FPGA远程更新系统设计与实现

(中国电子科技集团公司第十研究所,四川成都610036)

0 引言

近年来,随着FPGA规模和性能的不断提升,使得FPGA在航电系统综合集成方向有着广泛的使用。通过构建通用的硬件处理平台,注入不同的FPGA软件,实现系统的多种功能,以支持系统长生命周期持续、迭代、滚动发展[1]。

通常,FPGA程序更新都是通过JTAG下载电缆连接计算机进行配置,采用边界扫描方式对FPGA外围FLASH芯片进行编程实现[2]。上述方法适合在规模较小的产品研制初期使用;在产品研制后期,对于大型航电系统来说,若依然采用JTAG下载方式进行FPGA程序维护更新,就变得操作繁琐、效率低下[3-4]。尤其对交付的系统设备,一般都不预留JTAG接口;同时,对于已交付的设备经常插拔JTAG仿真器,也会对硬件有所损伤。

采用远程在线更新的方式,可以解决产品研制后期FPGA程序维护更新效率低下的问题。对于FPGA在线更新,国内相关文献主要是基于处理器、接口芯片连接FPGA的方式进行[5-8]。文献[5-8]分别研究了通过PPC处理器本地总线、CPLD芯片、DSP处理器EMIF总线、CPCI总线接口芯片实现FPGA程序更新。以上加载FLASH的方式都是基于单个FPGA或者几个FPGA进行的,对大型航电系统中,几十、上百个FPGA芯片程序更新、移植使用,会使系统硬件架构变得非常复杂。

本文针对大型航电系统中FPGA节点程序更新,提出了一种基于RapidIO总线的FPGA远程在线更新方案,并将该方案成功运用于信号与信息处理机平台中。

1 系统架构

传统设计中,大型航电系统内各子系统因硬件平台不同而采用了不同的通信总线协议,不仅增加系统的复杂性,还降低了系统的可靠性和实时性。……