基于FPGA的一种虚拟多波形智能函数发生器的有效方法

姚 宁

(许昌学院 电气机电工程学院,河南 许昌 461000)

在分立元件时期，传统的电子电路的设计方法很大程度上依赖于设计者本身的经验，设计者必须非常了解器件的工艺、特性，然后才能对器件一个一个选型、组建，先完成原理图的设计，接着完成PCB板图的印制，然后完成电路板的组装调试.若组装完成的电路调试不能完成相应功能或出错，则必须从原理图开始一步步重新来过，这称为“自底而上”[1]的设计方法，效率可想而知，所以产品的更新换代较为缓慢.随着大规模集成电路的发展，电子电路的设计进入EDA(Electronic Design Automation——电子设计自动化)时代，设计者不需要了解器件的工艺，只要会画原理图或会用硬件描述语言，就可以在大规模可编辑逻辑器件的开发软件及实验开发系统上完成电路的设计和调试[2]，这称为“自上而下”的设计方法.当今的EDA技术更多的是指SOC(System on a Chip)[1]——芯片内电子系统设计自动化.

函数发生器是一种在工程教育、科学研究及生产实践中经常用到的设备.目前使用最多的函数发生器，绝大多数都是由电子元器件组成的模拟电路构成的，其频率可达上百兆赫兹，但是体积较大，并且最不利的是损耗大[3-5].本文以多波形智能函数发生器为设计对象，描述了利用EDA技术完成此设计的方法，应用EDA工具对函数发生器按照设计流程完成设计并结合硬件描述语言——VHDL、FPGA的软件开发平台——Quartus II 9.0及EDA/SOPC型实验开发装置上配置的编程和仿真工具，完成智能函数发生器的……