新型滤波器在智能电能表中的应用

张宏生

(国网安徽省电力有限公司计量中心，合肥 230088)

0 引 言

近年来，随着国家智能电网的大规模建设，智能电能表等仪器设备也得到迅速发展和使用[1-3]。如何提高总体电网系统中电能表的工作效率性，即提高电能表和中央处理系统的信息快速准确的传输是一个亟需解决的重大难题。目前的智能电能表在一定程度上已经实现了自动化作业(逐渐取代传统意义上的人工读取方式)，但由于这些电能表的自动化读取运行不够成熟，加上信息的传输转换效率不高，整体电网系统的运行效率还比较低。此外，智能电能表也受到诸如具体运行环境等许多不确定因素的干扰，智能电能表的具体运行就变得越加复杂。

目前，智能电能表内部存在的问题主要如下：智能电能表内进行的主要运算是对输入的检定数据进行模数转换和计算，可以参考图1的电能表内部结构图。由于智能电能表存在空间有限、计算容量比较低等特点，在数据进行转换时，必须保证信号的完整性。现有的技术去解决这一难题通常是嵌入高性能的模数转换单元。但由于具体应用环境的不同，很多高性能的模数转换单元无法进行有效的运行，主要是模数转换单元中的滤波器在不同环境下的运行效果低。因此，设计新型的数据转换单元(就是相对应的滤波器)迫在眉睫。

图1 智能电能表系统结构图Fig.1 System structure diagram of smart meters

针对这一现状，提出一种基于分布式算法(Distributed Arithmetic: DA)[4]的有限脉冲滤波器(Finite Impulse Response filter: FIR filter)[5-6]。该滤波器是在基于查找电能表或者存储单元(read only memory)的方式上开发而来的一种基于分布式算法的新型双向滤波器。在该滤波器中，每一个处理单元(Processing Element: PE)可以进行查找电能表的三次读取。分析证实这样的三路并行处理结构使每一个处理单元有极高的时间利用率。该滤波器的主要特点是可以改进数据在具体转换当中的转换精度和转换速度。最后，该滤波器在具体电能表系统中进行测试验证。

1 智能电能表系统及有限脉冲滤波器

1.1 智能电能表系统

所指的电能表系统可以是单相智能电能表或者是三相智能电能表[7-12]。与传统的基于人工读取方式的电能表系统相比，这些电能表是建立在数字电路技术之上。智能电能表的主要特点是当读取的输入进行模数转换后，所有的数据处理都是在数字电路状况下完成。根据作业对象的不同可把目前的智能电能表分成直接型和间接型两种(作业环境比较高的地方通常采用直接型的电能表)。如图1所示，一个智能电能表系统可以由以下部分组成：

(1)模数转换：该工作单元是电能表的第一个工作单元。由于电能表所得到的用电量数据主要是模拟信号。该单元主要是对智能电能表的读取输入进行模拟信号和数字信号的转换处理。经过处理后的数据送到下一个单元进行再处理；

(2)计算：由第一步得到的数据在这一步进行具体的分析计算。如果处理中存在一定的误差，就需要对第一步所得数据进行反馈再计算以便调整；

(3)显示输出：该功能单元主要是对计算所得出的数据结果进行输出显示。该单元一般包括稳定的数字显示屏；

(4)检定输出：计算所得的结果最终会通过信号输送线送到控制中心进行集中管理。

1.2 有限脉冲响应滤波器

有限脉冲响应滤波器在各类的信号处理和图像处理应用系统中被广泛使用[6]。由于滤波器的复杂度由滤波器的阶数决定(阶数越大，复杂度越高)，很多算法已经开发出来去减少滤波器的复杂度以取得有限脉冲响应滤波器的有效硬件实现，特别是在基于可编程逻辑器件(Field Programmable Gate Array: FPGA)的平台上。其中比较有效的一种算法是分布式算法[6]。近年来，由于基于该算法的有限脉冲响应滤波器具有高处理速度和高精度性能，该类滤波器得到广泛使用。

分布式算法是由Croisier介绍的，并且由Peled 和Liu进行大规模推广。Yiu把分布式算法推广到符号数。分布式算法的主要计算组成部分是一组事先存储了所需要计算的值的查找电能表或者存储单元(通过这些存储单元的读取去取得所需要的值)。但是，这些查找电能表的规模是随着滤波器的阶数呈几何数增长。为解决这些问题，已经有不少改进的算法被提出来去有效的减少这些查找电能表的复杂度[6]。近期，一个新提出来的基于分布式算法的滤波器结构取得较好效果，它的主要特点就是查找电能表由一系列的加法器和三态门进行实现。另外一种新提出来的分布式算法被用于滤波器的低功耗实现[4]。但是，因为这些结构都不属于脉动结构(脉动结构具有很多的特点诸如模块化、正常化的结构。此外，脉动结构中的每一个处理单元在每一个时钟周期内都进行有效运算来取得高处理速度)，现有的这些滤波器都没有办法实现高速运行。同时，如前面介绍可知，高速、处理效果好的滤波器能有效提高智能电能表的工作效率。基于这一现状，设计高速有效的滤波器迫在眉睫。

2 有限脉冲响应滤波器的设计

最近，一个新型的基于分布式算法双向脉动结构为主的有限脉冲响应滤波器被开发出来。它的主要特点就是在面积占有、时间和功耗上取得了比较好的综合效应，如图2所示。

图2 基于分布式算法脉动结构的滤波器结构图Fig.2 Filter structure diagram of pulse response based on distributed arithmetic

虽然图2的脉动结构的各方面的效果都很好，在实际应用中，它还可以继续被改进。比如，这个滤波器的结构和输入频率联系度不是很大。根据图2的结构设计，每个处理单元的输入都是与之前的处理单元要相隔一个周期。这样的话就导致在后面的处理单元需要等待一段比较长的时间。然而，在许多实际应用中，输入信号的一个周期足够进行查找电能表读取和加法器的运算。例如：一个模数转换器的最大频率是10 MHz，而一个FPGA器件的最大频率可以很轻松地达到400 MHz，所以当一个滤波器在上述的器件中运行时，输入信号的一个周期足够进行多个查找电能表读取和加法器的运算。那么在这种情况下，现有结构的滤波器就存在利用率不充分的问题。此外，边缘的脉动加法器也有一些时间上的延迟。总而言之，图2中的滤波器需要有较大的改进。

2.1 分布式算法

这一部分将重点给出基于有限脉冲响应滤波器的分布式算法。对于一个N阶的有限脉冲响应滤波器的分布式算法，可以表示如下，其中{ci}是常数,而{xi}是W位的滤波器输入。

(1)

可以把{xi}转换为W位的补码形式：

(2)

把式(2)代入式(1)中，那么式(1)可以表示为另外一个形式：

(3)

定义：

(4)

那么式(3)就可以表示为一个更简单的形式：

(5)

为了便于讨论，着重的设计将重点在非负整数，尽管也可以延伸至负整数。那么{xi}就可以表示为W位的数：

(6)

定义：

(7)

其中字符CW-1由xi,j的值决定，而且有2N可能性的值。这些值可以事先计算好并且存储在查找电能表或者存储单元中。接着，作为输入的N位(x0j,x1j,…,xN-1,j)就用来作为地址把这些中间值CW-1读取出来。最终的结果就可以通过对这些中间值的W个周期的累加而得。

为了缩小查找电能表的规模，也可以继续假定N是一个数表示为N=P×M(P和M可以是任意正整数)，那么式(6)可以表示为：

(8)

其中：

(9)

式中p=0,1,… ,P-1,m=0,1,… ,M-1。由于在先前的设计中M=4已经被证明是效率最好的[6]，在接下来的设计里，M也被定义为4。

定义R(b)j,p= (G)j,p，其中R是读取运算，(b)j,p是位串用来查找电能表的地址。那么先前的乘法运算已经变成了查找电能表读取的运算。

2.2 有限脉冲响应滤波器的硬件实现结构图

在这一部分里，所提出的新型双向脉动结构的有限脉冲响应滤波器的结构将详细给出。所提出的脉动结构如图3所示，输入的信号通过一个每一个周期内都会收到新输入的位平行字串行转换器。同时，这个转换器输出W/3个3位的信号序列。拿一个处理行来说，每一个3位的信号序列都以位串行的方式(从权重最高的到权重最低的)输入到每一个相对应的处理单元。这样第一个3位的信号序列就输入到第一个处理单元，接下来的依次而定。

图3 最终结构图Fig.3 Final structure diagram

整个脉动结构包含两种形式的处理单元，即PE:A和PE:B。它们的结构和功能可以参考图4。PE:B最重要的一个特点就是它包含了一个存储了24个字的查找电能表和一个1-3选择器。处理单元的标准时钟周期可以定义为4个信号输入的时钟时间。在每一个处理单元的时钟周期内，查找电能表的内容会被依次读取3次，然后通过选择器把所读取的结果输送到相对应的路径上，如图4所示。同时，在每一个周期内，这些读取出来的结果将和前一个处理单元传输过来的结果进行相加。

图4 PE:B的内部结构图Fig.4 Internal structure diagram of PE:B

PE:D的结构和功能也同时显示在图5里。它主要由三个移位加法器组成。这个移位加法器主要是把上面来的输入进行一个移位然后和从左边过来的输入进行相加。所得的结构就传到下面一个加法器。为了减少更多的时间延迟，采取用流水线加法器的方法取代脉动结构的加法器。这样做的结果就是，原来需要W个加法器，现在只需要W-1个加法器。同时，由加法带来的延迟也由原来的W个周期下降到log2W个周期。

图5 PE:D的内部结构图Fig.5 Internal structure diagram of PE:D

3 滤波器的具体实现

在这一部分里，首先将给出所提出结构的复杂度，然后会进行该结构在可编程逻辑器件上的测试。着重介绍滤波器的硬件和时间复杂度，包括延迟，周期，运行效率，查找电能表的读数，加法器的数量和选择器的数量，如表1所示。其中D被假设为输入信号的时钟。

表1 复杂度对比Tab.1 Complexity comparison

如表1所示，指出了结构比之前的结构的时间的利用率明显增加，电能表现在低延迟和运行效率等方面也有研究所提开。此外，该结构的加法器的数量也比之前的要少。为了更好的说明，设计完成后的结构在FPGA器件上进行测试通过。考虑到该滤波器结构是专门面向电能表系统实现的，因而很适合FPGA器件的处理速度快、运行效率高等特点。测试的具体过程如下：

首先，对图3中的滤波器结构进行硬件描述语言(VHDL)的编程。程序完成后在Altera公司的编译软件Quartus II下进行编译和仿真验证；

接着，把程序下载到FPGA器件上进行实体测试，同时计算得到具体的功耗、时间和占用面积等数值；

最后，通过测试的结果如表2所示，可以看到所提出的结构大大优于先前的结构。

表2 查找电能表的具体实现对比Tab.2 Specific implementation comparison of look-up tables

4 滤波器系统的具体应用

最终，在基于分布式算法有限脉冲响应滤波器的具体化硬件实现之后，就把该部分应用到整个电能表系统的结构里面。

滤波器在基于FPGA平台的硬件测试中已经取得了很好的效果。同时也将该滤波器应用到具体的电能表系统，来证明所取得的效果。具体测试安排如下：先将下载了滤波器的FPGA模块与图1中的数模转换模块进行对接。然后，同时安排两组测试：一组是安装了文中提出的滤波器，一组是由市场上购得的最新式的数模转换单元。最后，在相同情况下，进行具体运行测试并记录结果。

此外，数据的出错率设定如下：事先对一电能表系统进行了固定数据输入和输出的预判，这些事先计算得到的数据将与具体测试运行得到的数据进行逐一对照，出错率就是测试所得不符合预估计值得比率。

系统的速度主要是指在单位时间内(秒)有多少的电能表进行了数据反馈。

以一智能电能表系统为例，它的规模是7 600只，并且每日的数据检测量很大。在使用所提出的新型滤波器方法之后，单个电能表系统的每日计算量不变(但是数据出错率减少到0.001 %)。当整个电网系统(由多条电能表检测线组成)都装上该滤波器后，所取得的综合效果是十分突出，如表3所示。由于该滤波器系统表现优异,值得在其他电能表系统中大力推广。

表3 具体运行状况Tab.3 Specific operation conditions

5 结束语

通过对智能电能表中嵌入滤波器系统的具体设计和验证讨论，结合基于分布式算法的滤波器硬件实现的优势，对目前的智能电能表信号处理过程中模数转换进行更高级别处理。实验结果证明所提出的滤波器方法在电能表上有很好表现，在维持工作量的同时，取得信息处理方面大幅度的加强。该滤波器在电能表中的应用设计优异，值得在同类产品中大力推广。