基于以太网与FPGA的多通道信号源的系统设计

刘文倩，沈三民，刘利生，李建军，刘勇良

(中北大学，仪器科学与动态测试教育部重点实验室，山西太原 030051)

0 引言

在航空航天电子测量技术领域中，需要设计信号源来模拟飞行器对接测量系统的各种接口和控制信号，以实现地面测试飞行器的各参数的功能[1]。而信号源需要具有高精度、易操作等特点，在传统的信号源设计中，采用FPGA和数字频率合成DDS原理，这就需要用到模拟开关以及D/A转换器来实现多通道模拟量输出，该类信号源设计较为复杂[2]。为了简化设计与操作，该信号源系统基于FPGA和以太网技术，利用AD5628巧妙完成数模转换，并结合上位机软件实现48路可调直流电压的并行输出，简化了硬件结构，提高了信号的可靠性，精度优于0.1%。

FPGA具有可编程性强、集成度高、逻辑资源丰富、速度快及灵活性强等特点，能够很好地满足设计要求。因此本系统的设计选取FPGA作为核心控制部件，实现对D/A转换时序逻辑控制等功能，从而实现多路模拟直流电压的输出。

1 总体设计方案

信号源系统采用模块化的设计思想。整个系统由数据通信模块、FPGA逻辑控制模块、模拟信号模块组成。其结构框图如图1所示。系统的基本工作原理为：测试台上电复位后，上位机下发16位数据至W5300模块，其中包括板卡号信息、寄存器地址通道信息及电压幅值信息，将其转换成40位串行标准数据包后下发至背板，背板作为信号源系统中上位机与信号源模块的中转站，将命令信息判断并解析后，经过RS422接口将命令转发给模拟量板，FPGA控制高精度AD5628进行数模转换，并可以通道选择，然后经过偏置放大电路输出24路0～15V，24路-35～+35 V的直流电压。

图1 系统整体设计结构框图

2 硬件电路设计

2.1 数据通信模块

传统的数据与上位机的传输实现方式为PCI接口方式，但PCI受到计算机插槽数量、地址、中断资源限定，可扩展性差，因此，本系统采用以太网接口芯片W5300来实现上位机与硬件电路的网络通信，接口框图如图2所示。该方式传输速度快，稳定性和可靠性高。W5300内部集成了10/100M以太网控制器、MAC和TCP/IP协议栈，FPGA通过十六位数据总线对芯片进行配置[3]。

图2 W5300接口框图

而背板在系统中实现“路由”的功能，接收上位机下发的命令，FPGA解析命令并通过RS422接口将信息发送给模拟量板。RS422接口采用DS26C31作为发送芯片将TTL/COMS电平转化为差分信号发送给接收端，DS26C32作为接收芯片将差分信号转化为TTL/COMS信号传送到模拟量板的FPGA芯片中，为了尽可能实现接收和发送端的阻抗匹配，在RS422接口电路的接收端设计有120 Ω的反射电阻，从而抑制反射干扰现象[4]。同时背板连接电源模块给模拟量板供电。

2.2 模拟信号模块

模拟电压模块由隔离电路、D/A转换电路、偏置电路以及放大电路组成。

2.2.1 隔离电路设计

为了保证模拟信号和数字信号相互隔离，设计了隔离电路，如图3所示。其中ADuM1400采用4通道数字隔离器，采用5 V供电，将高速CMOS与单芯片空芯变压器技术结合，其最大转换速率为110 Mbit/s，相较于传统的光耦器件，具有功耗低、速度快、瞬态抑制能力强以及可靠性高的优势。为了将模拟部分和数字部分互相隔离,隔离器两端采用不同的供电和接地，数字端采用3.3 V和数字地DGND,模拟端采用A5V和模拟地A1GND[5]。

图3 ADuM1400隔离电路

2.2.2 D/A转换电路设计

合理选择DAC转换器在系统功能实现的过程中非常重要。为了保证输出波形精确度的要求，选择具有12位分辨率高精度的AD5628作为D/A转换芯片，电路如图4所示。该芯片低功耗，采用2.7～5.5 V单电源供电，单通道串行写入，8通道并行输出，且自带锁存功能，相较传统的模拟开关进行通道选择，通过软件编程进行通道选择的方法更为方便，并且可以节省FPGA的I/O资源[6]。本系统选用AD5628-2，AD5628-2内置一个2.5 V、5 ppm/℃基准电压源，内部增益为2，满量程输出范围可达5 V。内部基准电压源上电时自动关闭，可以采用外部电压源，实际中我们采用内部电压源，内部基准电压源通过软件写入使能。

图4 D/A转换电路

使用内部基准电压时，理论输出电压值的计算公式为

(1)

式中：D为输入的二进制编码的十进制等效值；N为分辨率。

本设计中D在0～4 095之间，N=12。

2.2.3 偏置电路设计

为了保证负电压的输出要求以及0 V电压的精度要求，将利用稳压芯片LM236以及运放芯片OPA236和OPA4234来实现偏置电路的设计，如图5和图6所示。

图5 稳压电路

图6 偏置电路

A、B、C3点电压值分别是VA、VB、VC，LM236偏置基准为2.5 V，所以VA=2.5 V。经过跟随电路输出后再输入到后续电路，跟随电路在此电路中起到阻抗匹配作用，能够促进后一级电路工作。VOUT1为AD5628输出的0～5 V电压，根据“虚短”“虚断”，计算公式如下：

(2)

(3)

2.2.4 放大电路设计

为了满足前24路和后24路不同的幅值要求，选择运放芯片时需要考虑供电范围。前24路电压幅值要求为0～15 V，选择OPA4234运放芯片，该芯片采用-18～18 V供电，采用同相放大电路，放大倍数为1+R151/R150，在实际电路中通过选取不同的R151和R150来实现所需要的电压放大。本设计选取R151=5.1 kΩ,R150=1 kΩ，放大倍数为6.1，电压输出范围为-15.25 ～+15.25 V，电路设计如图7所示。

图7 低压放大电路

后24路输出电压幅值要求为-35～+35 V，选择OPA454运放芯片，采用-45～45 V的电压供电，实际电路中选取R2=15 kΩ，R1=1 kΩ，在输出端有阻容电路来进行滤波，并且有阻抗匹配的作用，提高了信号的精度。其电路设计如图8所示。

图8 高压放大电路

3 系统软件设计

3.1 以太网逻辑时序设计

图9 W5300逻辑控制流程图

3.2 D/A转换时序设计

通过FPGA对D/A转换进行控制，1片FPGA控制6片AD5628，从而实现48路模拟电压的输出。SYNC线置为低电平时，AD5628的写序列启动，模拟量输出值通过上位机软件进行设置，再通过下载命令，将预置电压载入FPGA内部寄存器，当通过上位机启动模拟量输出时，模拟量信号源模块自动调用寄存器中的数据对D/A芯片进行操作。

AD5628采用三线式串行接口模式(SYNC、SCLK、DIN)，因此该芯片可以在最大50 MHz的频率下工作，该信号源采用40 MHz的晶振[9]。来自DIN线的数据在SCLK脉冲下降沿时写入32位移位寄存器，在第32个时钟下降沿到来时，最后一位数据被写入寄存器当中，编程功能执行完毕，此时，SYNC线可以保持在高电平或者低电平，但是无论哪种情况，都必须在一次新的写序列之前至少保持15 ns的高电平，表示上一次写序列的完成。写入时序如图10所示。其中，LDAC1为异步更新模式，LDAC2为同步更新模式。

图10 AD5628写入时序

输入移位寄存器为32位宽，如图11所示，31～28位是无关位，程序中设为“0000”；27～24位为命令位C3～C0，如表1所示，当往DAC中写数据时应该设为“0011”；23～20位是DAC地址A3～A0，用来选择通道；最后是12位数据位和8位无关位。

图11 AD562832位移位寄存器定义表

命令C3C2C1C0描述0000写入输入寄存器n0001更新DAC寄存器n0010写入输入寄存器n,更新全部0011写入并更新DAC通道n0100DAC关断/上电0101加载清零编码寄存器0110加载LDAC寄存器0111复位(上电复位)1XX1保留

4 测试结果

本系统通过VB来编写上位机软件，通过上位机设置好所需信号的相关参数，处理程序生成标准命令帧并通过以太网接口下发至FPGA，经判断解析后再通过RS422接口下传给信号源模块。

打开上位机界面，点击“系统复位”，“单机测试”如图12(a)所示。通过上位机对信号幅值进行调控，例如将电压设置为35 V和6 V,用高精度万用表测试模拟源输出的直流量电压值，如图12(b)和图12(c)所示，直流量的输出中幅值精度达到了0.1%，满足设计要求。

(a)上位机界面

(b)输出35 V直流量

(c)输出6 V直流量图12 上位机界面及测试结果

5 结论

本文是以FPGA和AD5628为硬件平台，通过上位机对信号的幅值、路数进行设置，采用程控调幅的方法使信号源系统具有速度快、通用性强的特点，将上位机软件和以太网技术巧妙结合实现了48路直流信号的并行输出，试验结果表明各路输出信号稳定性好，精度高。同时作为激励源，信号源向被测系统提供所需要的模拟信号，满足了测量需要。