CMOS片上无源电感的Q值提升电路

戴强 杨格亮

摘 要：片上无源电感是射频集成电路中广泛使用的重要器件，它决定着一些关键组成电路的主要性能指标。但CMOS衬底的高电导率特性使片上无源电感的损耗变大、Q值降低。为了解决这个问题，一种基于有源负阻架构的片上无源电感Q值提升电路在文中被提出。利用该电路不但可以在较宽的频率范围内大幅提升片上无源电感的Q值，还能够使电路的等效感值在有效带宽内仍取决于无源电感本身。

关键词：CMOS;片上电感;Q值

中图分类号：TN432文献标识码：A

在成本、集成度和功耗等方面因素的推动下CMOS技术已经获得了前所未有的发展。然而，在射频电路设计方面由于普通CMOS工艺的低电阻率衬底导致了无源电感的低Q值，这在很大程度上限制了一些射频电路，如：低噪声放大器、压控振荡器和滤波器的工作性能。

国内外对片上无源电感Q值优化的研究主要是基于对硅基无源器件损耗机理的认识，这种损耗主要有三个来源：[1]金属的欧姆损耗、介质的极化损耗和半导体硅衬底与金属电磁耦合形成的损耗。因此，为优化电感的Q值可以采用降低金属欧姆损耗的方案，如：增加线宽、使用高电导率金属做导线、多层金属并联[2]等;或采取在电感下方放置屏蔽层来降低金属—衬底耦合损耗的方案;[3]还可以采用改变元件形状的方案，[4]这种方案利用的原理是面积一定、形状越接近圆形的正多边形周长越小。因此，虽然器件的Q值得到了小幅提升，然而感值却下降了。……