基于FPGA的电路板多功能测试设备

葛 亮

（西安烽火电子科技有限责任公司，陕西 西安 710000）

0 引 言

随着硬件电路设计的复杂程度不断提升，电路规模越来越大，对硬件电路的检测提出了更高的要求。电路测试效果对保证产品质量具有重要影响。通过反馈测试结果，可在产品研发初期发现存在的问题，从而有助于更好地完成产品设计。大规模电路设计过程中，电路测试对产品设计成本同样具有重大影响。优良的电路测试方案是复杂电路设备良好运行的重要保障之一。

1 多功能测试仪原理

PCB电路板在设计和生产过程中对其性能和功能测试是重要环节。测试方案流程如图1所示。PCB测试仪的整体框架可以划分为信号产生电路和信号检测电路两大部分[1]。首先由测试仪产生用于测试的激励信号，将激励信号输入被测对象，然后通过传感器检测被测对象反馈的响应信号，并对检测信号进行相应的处理，转换为处理器能够识别的数字信号，再通过信号分析处理将输出的检测结果上传至上位机。

多功能测试仪相比于单功能测试仪功能多样，能够实现数据互通、时钟同步以及数据共享等多个功能，具备测试多个单项功能的能力，实现了对PCB测试功能的高度集成，降低了设备的体积、复杂度以及成本。需要说明的是，多功能测试仪的硬件和软件设计并非是多个单功能测试仪的简单累加。

图1 测试方案流程图

2 多功能测试仪方案设计

多功能测试仪主要涉及的内容包括输入激励和测试结果分析。输入激励一般是简单的电压信号或者是复杂的信息通信协议。多功能测试仪包含的主要测试功能包括AD数据采集、频率测试、通信协议以及可编程接口等。其中，AD采集能够将模拟信号转换为数字信号，用来测试DC直流电源的输出电压值，检测其输出电压是否满足设计要求。频率测试用于测试系统中周期性信号的频率是否与设计要求一致，可以检测信号频率的精度。常见的通信协议测试包括标准RS232、标准I/O口、SPI串口通信以及IIC串口通信等。可编程接口主要指根据一些特殊功能要求对接口进行二次开发，如信号时序分析等[2]。

为实现以上测试功能，多功能测试仪的硬件设计结构如图2所示。系统主要包括AD采集模块、频率计模块、FPGA、Relay模块以及通信接口等。其中，AD转换芯片选用AD7490，为12位转换芯片，具备16路AD转换通道，最大数据输出速度达1 MSPS。频率计模块主要实现对数字信号的频率值运算。FPGA处理芯片是整个系统的核心处理器，负责系统的整体控制。Relay模块能够控制被测对象的供电，同时对特殊信号进行环回。通信模块主要用于上位机的通信，接收上位机指令并将指令转换为对应的电平信号，将电平信号输入FPGA，同时可读取FPGA存储的检测结果数据将其传输至上位机。

图2 多功能测试仪硬件设计结构

2.1 FPGA模块设计

FPGA处理器是该多功能测试仪的核心处理单元，选用Altera公司生产的EP2C8Q208型号芯片。该型号芯片属于Cyclone II系列芯片，是低成本芯片，采用K绝缘材料工艺，可大幅度降低芯片造价，降低系统的设计成本。FPGA芯片提供了40个IP核，包含了较常用的嵌入式处理器、存储器、傅里叶变换模块以及数字滤波模块等功能模块，在电子通信、自动化控制以及嵌入式计算机等硬件开发中得到了广泛应用。它集成了8 000多个逻辑资源和36个存储模块，同时提供NIOS和PLL开发资源。将FPGA作为主控芯片，外围连接AD、Relay模块、频率计模块、LCD指示灯以及通信接口等外围设备，且规定了各外围设备的接口定义[3]。FPGA的I/O接口电压选用3.3 V电压，内核选用1.2 V电压，PLL核心电压选用1.2 V电压。为抑制高频杂波干扰，在供电电压上并联0.1 μF电容。

2.2 单片机模块设计

系统选用的单片机型号为STC12LE5A60S，其I/O端口电压为3.3 V。端口电压可以与FPGA端口兼容，直接连接FPGA端口，简化了端口连接电路。单片机主要负责与上位机的信息通信，同时与FPGA进行数据交互。单片机晶振选用11 MHz晶振，与上位机串口通信的波特率选用115 200 b/s。单片机与FPGA直接的并行通信端口选用8位地址线、8位写入数据线以及4位读出数据线，同时设置了读写控制端口。当读出控制端口为低电平时，地址线表示的地址为需要进行读出的地址位置，按照地址线表示的地址读取数据；当写入控制端口为低电平时，地址线表示的地址表示数据的写入，按照地址线表示的地址写入数据。单片机与FPGA通信连接示意图如图3所示[4]。

图3 单片机与FPGA通信连接示意图

2.3 频率计模块设计

工程上常用的频率测试具有多种方案，共同点均是针对被测对象的工作频率范围和特点进行设计。测量方法的选择与频率的测量精度有直接关系，应根据不同的应用场合选择相适应的测试方案。其中，直接频率测量法是最简单且应用最广的测试方法。直接频率测试法原理如图4所示。该方案的主要原理是在规定的时间内，利用FPGA统计被测对象的周期个数。一般检测时间设定为500～1 000 ms。在检测时间内，系统计数并统计被测对象触发的脉冲数据，在计时结束时通过读取脉冲计数数目计算出被测对象的频率数值。

图4 直接频率测试法原理

被测对象的工作频率范围一般较大，为1 Hz～50 MHz。为了适应频率检测范围，采用不同的触发方式检测低频和高频。当待测频率较高时，设定时间宽度较短的检测时间；当待测频率较低时，可采用较长的检测时间。频率大于10 MHz的信号定义为高频信号，低于10 MHz的信号定义为低频信号。分频晶振输出的标准信号将分频信号作为触发器的参考信号，然后在参考信号内对脉冲进行采集判断，从而实现脉冲个数的计数统计。

3 软件设计

系统FPGA软件开发工具采用Quartus Ⅱ软件。它是第四代FPGA开发工具，支持多种开发方式，集成了多种开发语言。Quartus Ⅱ软件集成了综合器，可对输入的编程语言或原理图进行编译和综合，同时通过代码检测和仿真排查程序中的错误或警告，实现在线仿真验证。软件开发流程可以概况为需求分析、模块分类、模块输入、程序仿真以及程序下载等过程。系统软件开发过程如图5所示。

图5 系统软件开发过程

4 结 论

传统电路测试需要根据测试功能需要采用多台测试仪器实现多种功能的测试，测试成本较高且测试结果不稳定。与测试仪相比，提出的多功能测试仪设计方案将多种功能测试进行集中设计，集成了电压AD检测、频率检测以及通信接口检测等多种功能，降低了硬件设计复杂度，简化了系统结构，在实现多功能测试的基础上降低了设备成本。