一种高精度定时器设计方法

柯小路 王继生 李洋

（南京电子技术研究所 江苏省南京市 210039）

1 引言

雷达是由诸多具有不同功能的相对独立模块组成的一个复杂系统，不同模块之间必须按照一定的时序协调工作。定时控制器是雷达系统的重要组成部分，为雷达全机提供所需的各种时序控制信号。当前雷达的工作方式日趋多样，定时时序关系愈发复杂，同时，对定时器的小型化、通用性、多功能性的要求越来越迫切，越来越多的雷达系统采用独立的定时控制器来实现对整个雷达各分系统的同步时序控制。随着FPGA资源及性能的提升，其被广泛应用于雷达系统各模块，基于FPGA的多功能定时控制器能够较好地满足以上需求[1-2]。

当前，定时器的基本原理已经比较成熟，近年来的研究主要集中在实际实现方面[3-7]。一方面相控阵雷达功能多样化、复杂化，对定时灵活性要求逐步提高，雷达定时器已从单一或有限固定时序向参数化可调整定时转变；另一方面雷达性能的提升对定时的精度需求越来越高。为此，本文基于FPGA平台和嵌入式技术，提出一种通用的参数化定时架构，在此基础上提出一种高精度定时器设计方法，满足定时灵活性与高精度需求。

2 定时器原理

以定时计数的参考基准划分，定时信号主要可分为两类：帧（脉组）同步定时、脉冲同步定时。帧同步定时每帧产生一个，以帧起始信号为基准，包括帧起始、帧结束以及部分触发信号；脉冲同步定时则在每个重复周期内产生，以重复周期起始信号为基准，包括发射、接收相关定时，一般情况下同一帧的不同重复周期内相对时序关系不变。……