基于FPGA的随机衰落及硬件实时统计实现

戴政　陈小敏　廖志忠　杨志强　朱秋明

摘要：      针对传统信道模型仅对多径衰落进行统计建模的问题， 建立了路径损耗、 阴影衰落、 莱斯（Rice）衰落和瑞利（Rayleigh）衰落等多种信道衰落模型， 提出并实现了一种基于现场可编程逻辑门阵列（Field-Programmable Gate Array， FPGA）的无线信道衰落实时模拟方法， 该方法可精确复现瑞利、 莱斯和阴影衰落等随机衰落。 在此基础上， 设计实现了一种硬件实时统计随机信号幅值分布的辅助方法。 硬件实测结果表明， 基于本文方法输出的信道衰落幅值分布、 硬件实时统计结果均与理论分布吻合， 有效验证了本文信道衰落模拟和硬件实时统计方法的有效性。 因此， 该方法可用于辅助模拟真实传播环境对无线信号的随机衰落影响。

关键词：     信道模型;  FPGA;  幅值分布;  莱斯衰落;  阴影衰落

中图分类号：      TN919文献标识码：    A文章编号：     1673-5048（2020）02-0071-06

0引言

无线信号传播过程中由于受到各种信道因素影响， 导致无线通信系统传输质量不高。 构建符合实际的无线信道衰落模型， 对评估及测试通信系统具有重要意义[1]。 无线信道衰落硬件模拟可用于模拟无线信号在真实传播环境下的传播过程， 可缩短无线通信系统研究周期、 削减测试成本、 降低研发成本， 已成为评估及测试无线通信系统的重要组成部分[2-4]。

传统信道模型及硬件实现大多仅考虑多径衰落。 文献[5]提出了一种空时相关多天线的多径衰落信道硬件模拟方法;  文献[6]进行了瑞利和莱斯衰落的硬件实现， 但并未提及衰落时域相关性与衰落幅值分布;  文献[7]基于谐波叠加（Sum of Sinusoids，  SoS） 原理设计了一种时域相关性可控的多径瑞利衰落信道模拟器。……