融合相邻单元高低页存储可靠性的闪存译码算法

郑敏华，韩国军

广东工业大学 信息工程学院，广东 广州 510006

近几年，NAND 闪存因为其高存储容量、快速读写、非易失性、低成本以及体积小等优点，被广泛应用于各类电子产品和数据存储中心。随着闪存工艺水平的发展，闪存芯片的尺寸由早期的50 nm缩减到20 nm 以下，使得闪存密度显著增大，相邻闪存单元距离越来越近，单元间干扰加剧[1−4]。同时，闪存在使用过程中存在不同程度的磨损，氧化层的绝缘性降低导致电子泄露从而引起持久性噪声，使得存储单元的阈值电压随时间向较低状态偏移[5−8]，闪存的数据可靠性和使用寿命都不同程度降低。为了提高MLC 闪存的传输完整性，可对信号进行数据后补偿或数字预失真的信号处理方式。其中，Adnan[8]利用闪存持久性噪声的特点对第一次译码错误的比特置信度进行修正，并重新译码。另一种算法[9]通过大量的译码数据样本找出更为准确的阈值量化电压。然而，这2 种算法复杂度高，鉴于此，本文利用闪存读取顺序和编程顺序之间的关系，通过相邻字线低页的译码信息来辅助改善高页的纠错性能，并利用译码过程中校验信息与置信度的关系来辅助改善低页的纠错性能。

1 信道模型

MLC 闪存信道的建模如图1 所示，数据先通过擦除与编程操作写入存储单元。不失一般性，闪存信道的干扰主要包括随机电报噪声[10−11]、持久性噪声和单元间干扰。

图1 MLC 闪存信道模型

1.1 擦除与编程操作

由于闪存的物理结构，不能直接改变闪存单元内的电子数量来完成编程，因此需要对整个闪存块进行擦除操作，再进行编程操作。……