水质监测系统设计

靳星宇 朱燕

摘要：为了能更加便携、快速地对水质进行监测，本文对水质监测系统进行设计，其中硬件设计部分包括数据采集模块、A/D转换模块、数据处理模块等，软件设计部分下位机程序通过Verilog HDL语言进行编写，上位机部分在LabVIEW环境下进行开发，可以实时显示被测水样品的温度、PH、浊度等参数数值，达到了实时监测水质的目的。

关键词：水质监测;实时监测;Verilog HDL;LabVIEW

中国分类号：TN791       文献标识码：A

文章编号：1009-3044（2020）24-0230-02

Abstract：In order to monitor water quality more easily and quickly， this paper designs the system of water quality monitoring . The hardware design includes data acquisition module， A/ D conversion module， data processing module . The lower part of the software design is written in Verilog HDL language， and the upper part is developed in LabVIEW environment，which can display the temperature， pH， turbidity and total dissolved solids of the tested water sample in real time.

Key words：Water quality monitoring; Verilog HDL; LabVIEW

隨着人类生活水平的提高，水污染的问题越来越严重，水质监测是预防水污染的重要手段，传统的监测方法是根据分析化学原理，定期采集水样，然后带回实验室进行分析、测量，得到各个水质参数，操作复杂且不能保证精确性和实时性，因此建立一套实时的、先进的、准确的水质监测系统对水污染的治理与预警起着至关重要的作用[1，2]。基于FPGA技术，本文设计了一套实时的水质监测系统，采集数据通过串口传输到电脑端，电脑端可以显示出各参数数值，进行实时监测。

1 系统总体方案

根据功能需求，该设计是以FPGA开发板作为主控板，硬件设计主要包括：数据采集模块、A/D转换模块、数据处理模块、串口模块。数据采集模块中的PH模块、浊度模块、TDS模块输出信号为0-5V模拟信号，需要通过A/D转换模块转换为数字量，温度模块输出信号为数字信号，直接接入FPGA IO口即可处理，再经由FPGA开发板处理后通过USB转TTL串口模块传输给上位机。用LabVIEW编写上位机软件，实现的主要功能是实时接收各参数数据，设置预警值上下限，当超出预警值范围后报警。……