基于FPGA和CCD的高温计硬件系统设计*

王 乐，董 哲，张 磊

(合肥工业大学 仪器科学与光电工程学院，安徽 合肥 230009)

0 引 言

在冶金、航空航天、材料等生产、制造过程中，温度是一个很重要的参数，影响产品的质量、生产的效率[1-5]。传统的温度测量方法[6]有热电阻、热电偶等，热电偶、热电阻是接触式测温，只能测量接触位置的温度，并且接触式测量中，被测温度场会受到测试仪的测头影响，且难以测量运动中的物体。吴加伦等人[7]研究的新型十字测温传感器可以有效测量炉顶温度，但是热电偶寿命短、难以更换。刘小群等[8]基于单片机,研究了多路热电偶测温,当测温路数较多时,使用单片机时实时性较差。目前常采用的红外热成像技术中的红外单点测温仪可以非接触测量[9]，只能测量单点温度，且在一些高温的工业现场，人无法持设备现场测量，局限性较大。

基于面阵CCD传感器的图像测温方法近些年来得到重视[10]。该方法可得到整个温度场的温度信息，灵敏度高、响应快、抗干扰强。白海城等人[11]基于DSP开发了一种面阵CCD高温计，可对连铸坯表面温度场进行在线测量。CCD相机和采集处理系统则是整个设计的关键部分，设计出高分辨率、高帧率、高灵敏度、高信噪比的相机和高速采集、处理系统，对于发挥整个测温系统的性能至关重要。

笔者结合FPGA的优势，研究CCD测温系统，进行基于FPGA和CCD测温系统的硬件设计。

1 CCD测温系统结构

1.1 测温原理

普朗克黑体辐射定律给出了黑体的光谱辐射力与波长和温度的关系。目前，在高温测量应用中，温度大多低于3 000 ℃,笔者主要讨论8 00 ℃～1 200 ℃的场合，在这个范围内，普朗克公式可以近似为维恩公式，即在波长一定时，光谱辐射力是温度的函数，因此，只要测得目标的光谱辐射力，就可得到目标的温度。

笔者据此建立了单光谱CCD测温系统，其结构简图如图1所示。

图1 CCD测温系统结构简图

图1中，被测目标向外辐射能量，以CCD作为探测器捕获辐射能，在CCD镜头前加一片近红外窄带滤光片，其中心波长等效为有效波长；依据维恩位移定律和所测温度范围，选取780 nm，带宽10 nm。

在系统的曝光时间、增益等其他参数确定，且空气、水雾等带来的影响得到补偿后[12]，可以得到CCD测得的灰度值与光谱辐射力的函数关系；通过黑体炉标定后，将映射值存储到处理电路中，由CCD测得的灰度值经由处理电路，就可以得到目标的温度值。

1.2 系统硬件结构介绍

CCD测温系统硬件结构如图2所示。

图2 CCD测温系统硬件结构系统

经黑体炉标定后，可获得被测目标温度场信息，抗干扰能力强、传输距离远、实时性好，可应用在800 ℃～1 200 ℃的高温场合。

图2中，系统主要由CCD模块、驱动模块、数据采集处理模块和传输模块4部分组成。

(1)CCD模块使用索尼的ICX424AL传感器，镜头前安装有近红外窄带滤光片；

(2)驱动模块使用AD9923A芯片，由FPGA通过SPI总线配置寄存器，输出CCD所需要的水平、垂直、门限和其他驱动信号，CCD在电源和驱动信号的作用下将采集到的图像信号发送至AD9923A，经过CDS、VGA和ADC变换后，将12 bit的灰度值发送至FPGA处理；

(3)数据采集处理模块中，FPGA使用Intel的飓风系列；

(4)传输模块使用千兆以太网，使用RTL8211EG物理层芯片，由FPGA控制通过UDP协议发送。以太网在满足传输速率的前提下，抗干扰能力较强，可以进行远距离传输。

2 FPGA结构设计

FPGA结构框图如图3所示。

图3 FPGA结构框图

图3中，FPGA为程序顶层模块，内部由锁相环模块、驱动配置模块、数据缓存模块、数据处理模块和数据发送模块组成；根据模块功能，可划分为系统配置、采集与缓存和转换与发送3部分。

2.1 系统配置

系统所需要的时钟均由FPGA内部锁相环(PLL)产生，包括CCD需要的24.54 MHz、驱动配置模块需要的4 MHz、缓存需要的100 MHz和以太网需要的125 MHz。这些时钟由一个50 MHz时钟源驱动，两个锁相环进行分频倍频得到，有相位相关性；同时，经过时钟树分配到各个寄存器，路径延时得到有效控制，保证系统的稳定性。系统上电后，锁相环正常工作产生时钟，驱动配置模块通过SPI总线给外部AD9923A配置寄存器。

2.2 采集与缓存

系统给出同步触发命令，开始采集，CCD输出图像模拟信号，经模数转换后数字信号和时钟被发送至FPGA。图像采集模块根据CCD时序，将有效信号保留下来，产生有效信号标志位；为了保证后面处理和发送速度，缓存使用100 MHz，而图像时钟为24.54 MHz；为了保证数据不丢失，设置一个12位宽，512深度的FIFO进行缓存。当FIFO满128个字的SDRAM突发长度时，SDRAM读取FIFO内的数据缓存到SDRAM芯片；SDRAM使用乒乓缓存技术，设置两片存储区bank0与bank1，当bank0一帧图像存储完，乒乓缓存控制模块控制转换存储区bank1进行存储，同时存储区bank0允许读取。

2.3 转换与发送

测温装置标定之前，FPGA只把图像数据经过以太网发送至上位机，经过黑体炉标定与修正后即可得到温度与灰度的对应关系。为了增加系统速度，笔者在FPGA中采用查表的方式得到温度。ADC为12 bit分辨率，测温范围在800 ℃～1 200 ℃，温差为400 ℃，系统设置了12 bit位宽、深度为4 096的存储单元存放温度数据；其中，高9位表示整数位，满足400 ℃温差范围，低3位表示小数位，分辨率可以达到0.125 ℃。

数据转换时，12 bit图像数据经过温度存储单元后得到12 bit温度数据，因需要2个时钟的时延，因此，设置两级寄存器延迟以保证数据同步。以太网端口是8 bit位宽，经过以太网控制模块发送的数据也是要转换为8 bit，通过一个异步FIFO实现，FIFO的输入、输出端口位宽不同，Intel的FIFO核只支持32 bit转8 bit，通过增加8 bit零来解决，后续上位机再进行剔除。

3 实验与分析

实验中，使用黑体炉来标定高温计参数，标定后得到图像灰度与温度的映射关系，将映射值制作成表，下载到FPGA中。笔者在上位机上通过Quartus软件的Signal tap工具，对实验过程中FPGA内部信号设置中间探针，对中间信号进行观察分析。

3.1 采集与缓存

采集与缓存结果如图4所示。

图4 采集与缓存结果a-行时序； b-图像数据 ；c-有效标志 ；d-fifo数据量；e-写请求； f-写回复； g-有效数据

图4中，a为行时序，b为灰度值，前659个数据为有效数据。采集模块获取有效数据，产生有效标志c，采集模块将有效数据发送至写缓存模块，有效标志作为FIFO的写使能，为高时将数据写入FIFO中，d为FIFO数据量，从位置1开始。当FIFO数据量大于SDRAM突发长256时，发送写请求e给SDRAM，写请求在位置2有效，SDRAM收到后给出写回复f作为FIFO读使能，在位置3有效，从FIFO中读取256个数据到SDRAM缓存，直到一帧完成，g为写入到SDRAM中的数据。图4中，a为缓存时钟，b为从外部SDRAM中读取到的12 bit灰度数据，经过2个时钟得到温度数据d，灰度值经过2个时钟延迟与温度数据组合成e，增加8 bit无效值得到f；数据使能c经过同步后，得到FIFO写请求信号g，将32 bit数据存入到FIFO中；k为FIFO中数据量，经2个时钟输出。当k小于突发长度256时，SDRAM取出256个数据处理并存入FIFO中；h为125 MHz的读时钟，i为读请求信号，j为读出的8 bit数据。

可以看出：当读请求有效时，FIFO由低到高以此输出8 bit数据，完成32 bit转8 bit发送的要求。

3.2 数据处理

数据处理结果如图5所示。

3.3 寄存器时延分析

数据时延如表1所示。

表1 数据时延

为了保证数据不丢失，笔者采用乒乓缓存，一帧缓存完才开始发送，缓存延时为一帧图像的时间，约14 ms。处理模块2个时钟在100 MHz缓存时钟下可以忽略不计。

以太网发送时钟为125 MHz，使用UDP协议以1 472字节包长发送数据，延迟只有约0.012 ms。因此，总的时延约为14 ms，可以达到较高的性能。

图5 数据处理结果a-缓存时钟; b-图像数据;c-数据使能 ;d-温度数据; e-温度与灰度; f-fifo输入;g-写请求延时; h-读时钟 ;i-读请求 ;j-fifo输出; k-fifo数据量

4 结束语

笔者根据单光谱辐射测温理论，研究了基于FPGA和CCD测温系统的硬件设计，以FPGA为核心，采用黑体炉标定完直接查表的方法快速处理、传输温度数据；通过实验采样FPGA内部信号，对采集和缓存的灰度信息以及转换得到的温度信息进行分析，结果证明，系统处理传输速度可以达到CCD最高帧率；同时，计算了数据在FPGA内部的时钟延迟仅为14 ms，满足实时性的要求。

该测温系统仅使用了一个AD9923A为CCD提供驱动，使用一个FPGA完成系统控制、数据处理传输等任务，集成度高、可靠性强，在复杂的温度测量现场有较高的实用性价值。图像灰度与温度数据实时通过以太网发送至上位机，为上位机以高分辨率、高帧率稳定反馈温度信息提供了前提。