AES加密算法的FPGA优化设计

湖南工学院电气与信息工程学院 陈 超

高级加密标准AES(Advanced Encryption Standard)算法由于其安全性高的优势而应用广泛，再结合FPGA的优势可实现加密速度快，开发周期短且可通用性强的AES加密算法。多轮加密的每一轮采用复用的方式以节省资源，且通过状态机控制加密过程。最后结合FPGA综合仿真，资源消耗为9643，最高工作频率为126.34MHz。

随着通信技术及计算机的发展，人们有越来越多的信息需要通过通信设备来传输与交换，用户对于数据传输的安全性越来越重视，因此需要对数据进行加密传输来保证数据的安全性。而AES以其速度快、设计简单、安全性高、易维护等优点在邮件加密、数字签名、文档加密中广泛应用。

AES算法是2001年由NIST(美国国家标准技术研究所)为取代DES而发布的新一代数据高级加密标准。AES-128算法的密钥比DES-56的密钥在破解的时间花费上强1021倍。如果加解密采用同样的密钥会导致降低安全性。为了保证安全性，设计加解密密钥可采用相关且不同的密钥，即把加密模式的密钥扩展模块的最后一轮子密钥作为解密模式密钥的初始密钥，这样就可以强化通信安全性，保密性以及出色的抗攻击性。

1 AES算法原理

1.1 AES的算法描述

AES算法是一种对称密码，且是属于其中的一种分组密码，其原理采用的是迭代分组密码算法，它由轮变换函数经过数次迭代变换而成。AES加密可用如下加密公式表示。

其中E表示加密函数，K表示密钥，P表示明文，C表示密文。

AES的密钥长度可分为128bit，192bit和256bit，而分组长度固定为128bit。……