HEVC中率失真优化算法的动态可重构实现*

杨 坤，蒋 林，谢晓燕，邓军勇，刘新闯，胡传瞻

(1.西安邮电大学电子工程学院，陕西 西安 710121;2.西安科技大学集成电路实验室，陕西 西安 710054;3.西安邮电大学计算机学院，陕西 西安 710121)

1 引言

与H.264/AVC编码技术相比，HEVC(High Efficiency Video Coding)帧内预测模式由原有的9种增加到35种，即DC 模式(模式0)、Planar模式(模式1)和33种角度预测模式(模式2～模式35)。率失真优化算法作为帧内预测模式选择的判别依据，每一次模式选择都涉及一个完整的编码过程，是帧内编码过程中最复杂的算法之一[1]。针对如此高复杂度的计算，仅仅从算法角度进行优化无法满足实时视频编码的需求，所以国内外学者已经开始把视频算法向专用硬件上转移[2]，通过硬件实现率失真优化算法已经成为一种趋势。

使用专用硬件进行率失真优化算法的实现方式主要有2种：针对特定规模和针对固定大小编码块的硬件设计。针对特定规模的硬件设计虽然能满足算法实现的需要，但是结构固定，不能根据处理速度的需求改变硬件实现的规模。文献[3]提出一种支持8路并行的率失真优化实现方法，可同时进行8种预测模式的计算，在减少计算时间的同时增加了硬件资源的消耗；文献[4]设计了一种支持3路并行的率失真优化结构，虽然减少了资源消耗，但每次只能进行3种模式的并行计算，若选择模式增加，计算时间会大幅增加。针对固定大小预测块的实现方法虽然能减少硬件的资源消耗，但固定块大小的预测方式降低了编码压缩效率，文献[5-7]均设计了一种支持4×4大小预测块的率失真优化算法的硬件结构，虽然减少了资源消耗，提升了计算精度，但该设计对于平坦图像的计算量增加，且仅针对4×4大小的预测块。……