测速应答机相位误差分析及精度提升方法

叶 雷，李忞詝，梁琴琴，崔颖升

(上海航天电子技术研究所，上海 201109)

0 引言

在现代测控系统当中，多采用测速应答机配合地面基站实现高精度的多普勒测速功能[1-3]，由于下行载波频率需与上行载波频率满足固定转发比进行相参转发，因此相参转发的方法是整机设计时需要重点考虑的因素之一[4-5]。近年来，随着大规模现场可编程门阵列(Field Programmable Gate Array，FPGA)、数字信号处理(Digital Signal Processing，DSP)等数字技术的应用及发展，具有通用化、数字化和小型化等特点的测速应答机逐步设计实现，应答机呈现出新的发展趋势[6-10]。

近期，面向整体的多路相参转发数字应答机设计方法[11-12]被提出，该方法可实现多路信号转发应答机需求。采用数字中频拓展、通道共用的方法，省略了传统的中频频变过程，精简了系统流程。同时结合FPGA、数字锁相环(Digital Phase Lock Loop，DPLL)等进行数字信号处理的方法[13-15]，实现应答机的数字化、软件化。

为了进一步提高数字测速应答机的精度和可靠性，需要对应答机系统中的各个参量进行细化分析[16-18]。其中，相参转发信号相位误差是直接影响其高精度测速性能的因素之一，该因素不仅与系统中采用的数字锁相环路有关，还受到系统软硬件多方面性能和参数的限制[19-23]。

本文基于相参转发数字测速应答机，理论分析了影响数字测速应答机转发信号相位误差的多个因素，给出了限制转发相位精度的关键参数。分析指出，数字测速应答机在数字信号处理过程中使用的数字锁相环、转发比、直接……