一种基于自主可控eMRAM 的高随机性能存储技术研究

蔡晓晰，周明政，丁钢波，杨杰

（1.中电海康集团52 研究所，杭州311121；2.中电海康集团研究院，杭州311121）

0 引言

主流非易失存储器目前主要有两种结构：NOR 和NAND。相比NOR Flash，NAND Flash 具有更高的存储密度，更低的成本，是目前非易失存储器的主流存储介质。但无论是NAND Flash 还是NOR Flash，其存储介质的读、擦写速度分别在微秒级和毫秒级，无法与纳秒级的主机端处理器（HOST CPU）直接通信。

非易失存储系统中包含DRAM 和NAND Flash 两种存储介质，DRAM 掉电丢失数据；而NAND Flash 需要一次写入整页数据，并伴随较长时间的编程潜伏期（tProg），无法做到随时随地改写小数据，并且NAND Flash 擦写次数有限，用来统计全寿命逻辑地址的读写次数，会急剧降低NAND Flash 寿命。因此传统的非易失存储系统方案无法做到逻辑地址全寿命统计和数据缓存，无法在系统方案层面对随机读写响应做优化。

因此，如何提高固态存储器件的随机访问性能，成为一个亟需解决的问题。

1 当前主流非易失存储系统架构设计方案简介

图1 为当前主流非易失存储系统架构读方案示意图。

以一个常用的非易失存储器芯片为例，该SOC 芯片分为以下几个主要的部分：CPU 模块（ARM）、片上存储模块（SRAM）、无线传输模块（蓝牙、近场通信、射频等），外设子模块及模拟模块等。

图1 当前主流系统方案读架构图

传统的非易失存储系统器上电后，在响应随机读I/O（读操作命令）时，最长路径需要把多级逻辑地址（逻辑地址）映射表从NAND Flash 中读取出来，再根据逻辑地址映射表获取正确的数据，理论上需要：

T=（n+1）*tRead

时间才能响应一次随机读，其中n 指逻辑地址映射表的映射层级，tR 是指NAND Flash 的读取数据的潜伏期，一般为60us。……