FPGA软件形式化验证技术研究

陈军花 石颢 柴金宝

摘  要：验证是FPGA开发流程和IC芯片设计流程中不可或缺的环节，文章首先分析了当前数字仿真验证用例设计无法跨越的不完备性和不充分性，并详细探讨了为什么功能仿真会错过一些角落案例场景。在此基础上，介绍了形式化验证中FPGA的主要应用场景以及硬件逻辑功能验证语言SVA，并以实际工程案例阐述了基于SVA的形式化验证方法如何更好地在验证关键设计中发挥作用。

关键词：FPGA;形式化验证;SVA

中图分类号：TN79+1              文献标识码：A 文章编号：2096-4706（2021）19-0030-04

Research on Formal Verification Technology of FPGA Software

CHEN Junhua， SHI Hao， CHAI Jinbao

（Software Test and Evaluation Center of CASIC Fourth Academy （Wuhan）， Wuhan  430000， China）

Abstract： Verification is an indispensable link in the FPGA development process and IC chip design process. Firstly， this paper analyzes the incompleteness and inadequacy that the current digital simulation verification use case design cannot leap over， and discusses in detail why functional simulation misses some corner case scenarios. On this basis， this paper introduces the main application scenarios of FPGA in formal verification and the hardware logic function verification language SVA， and expounds how the formal verification method based on SVA better play a role in verifying the key design with a practical engineering case.

Keywords： FPGA; formal verification; SVA

0  引  言

在芯片設计流程中，验证占整个芯片设计流70%的人力物资源，流片失败的原因70%是由验证不充分导致的功能错误。

由于FPGA设计复杂度的不断提升，为功能验证带来了前所未有的挑战。因为设计拥有越多的信号个数，可能出现的信号组合将会呈现爆炸式的增长，所以通过仿真器达到各种情景组合的100%覆盖几乎是不可能的。

1  FPGA功能验证现状

1.1  功能仿真的局限性

功能仿真是一种非常流行和有用的FPGA验证技术。从操作性角度考虑，它便于设置，并且为内部设计和测试平台操作提供了极佳的可见性，使调试相对容易。此外，从成本角度考虑，仿真工具相对便宜，常用仿真器实际上是由FPGA供应商免费提供的，满足绝大多数仿真需求。

虽然目前有诸如人工设计测试用例序列、随机测试激励生成等基于仿真的传统验证技术[1]，可以从一定程度上提高FPGA单元/配置项级设计的验证质量，但定向测试的仿真验证技术中依然存在明显的关键难题。……