基于FPGA 的高频电力电子装置快速实时仿真数值算法

施 文，迟 颂，郭 亮

（1.河北工业大学电气工程学院省部共建电工装备可靠性与智能化国家重点实验室，天津300132；2.河北工业大学电气工程学院河北省电磁场与电器可靠性重点实验室，天津300132）

以实时仿真为核心的数字双胞胎技术，能够帮助企业在实际投入生产之前在虚拟环境中优化、仿真和测试，实现高效的柔性生产，是企业迈入工业4.0 的解决方案之一， 然而由于宽禁带器件的高频特性使得电力电子装置与数字双胞胎结合的难度增加。 宽禁带器件开关频率可达百kHz，最小稳态时间可低于1 μs，而常见的基于现场可编程门阵列FPGA（field programmable gate array）实时仿真平台RT-LAB、PXI 平台等仿真步长在250 ns 到1 μs 之间[1-2]。过高的开关频率会使得仿真中出现开关时刻偏移等问题，一般采用变步长计算。

文献[3-5]提出了实时仿真并行化的方法，证明了在并行化实时仿真中，可以异步仿真，无须考虑与通讯部分同步， 每部分仿真模型可以将仿真步长减小至算法极限。因此，减少仿真计算时间可以减小仿真步长，有助于在高频下简化开关动作情况，提高仿真精度。算法方面，文献[6-7]利用多步插值的变步长算法，解决了多重开关动作的问题，但算法复杂难以实时计算；文献[8]比较了常用离散迭代算法仿真精度，证明了梯形法综合性能更优；文献[9]使用权重数值积分的方法解决了变步长仿真中的数值发散问题，但都没有涉及实时仿真；文献[10]通过单步插值实现了实时仿真变步长算法；文献[11]通过二阶段积分和自校正单步插值的方法解决了变步长的相关问题，但都未考虑计算时间对仿真步长的影响。……