基于AD9208的高速采集电路设计

王德恒，刘文政

(中国船舶重工集团公司第七二三研究所，江苏 扬州 225101)

0 引 言

数字接收机在合成孔径雷达、无线电通信、以及仪器仪表等场合中占有重要地位。随着电子产业的发展，数字接收机对采样率、模拟信号输入带宽以及分辨率等要求越来越高，因此对模数转换电路的设计要求更加严格[1]。

目前高速采样系统设计达到Gsps以上，除模数转换器(ADC)本身性能指标要求外，在外围电路设计以及印刷电器板(PCB)布线上都有很高的要求，相关芯片大部分由国外制造，国内正处于发展期，相关技术需求越来越高，因此对高带宽、高分辨率的模数转换电路研究具有重要的意义。

本文选用ADI公司生产的3 Gsps、14 Bit ADC芯片AD9208，分析其性能参数以及相关影响因素，进行了采集电路设计，重点分析设计了时钟电路、模拟信号输入电和电源电路，保证时钟、模拟信号输入通道和电源满足设计要求。

1 采样电路影响因素分析

信噪比是采样电路最关键的性能指标，式(1)表示了信噪比与量化噪声，热噪声和时钟抖动的关系：

(1)

式中：量化噪声σS/NQuantiaztion_Noise是ADC在量化过程中产生的量化误差造成的，量化位数越高，误差越小，理想ADC信噪比与分辨率的关系为[2]：

σS/NJitter[dB]=6.02nideal+1.76 dB

(2)

AD9208理想信噪比为86.04 dB。

在实际设计中需要考虑时钟抖动产生的恶化σS/NJitter和噪声产生的恶化σS/NThermai_Noise，其中噪声对信噪比的影响主要在低频段。本设计主要考虑时钟抖动对信噪比的影响，并进行设计。时钟抖动对信噪比的造成的恶化由式(3)计算：

σS/NJitter=-20×lg(2×π×fA×tJ)

(3)

式中：fA为频率；tJ为总抖动。……