基于FPGA的高效并行HDMI 2.0编码器设计

龚家亮，唐清善，白 创

(长沙理工大学 物理与电子科学学院，湖南 长沙 410114)

多路视频技术在视频监控[1-2]、全景视频图像显示等方面被广泛应用，但其在设计时仍存在一些问题，例如电路面积过大、I/O资源消耗较多、多路视频扩展性差等。造成这些问题的主要原因是视频采集或发送需要使用专门的编解码芯片，例如HDMI(High-Definition Multimedia Interface)[3]的发送芯片ADV7511以及DVI(Digital Visual Interface)[4]的接收芯片TFP401[5-6]。使用这类外接芯片会占用较大的电路面积和I/O口资源。虽然使用片上集成的编解码器不会存在这些问题，但是片上集成的编解码器数量一般较少，对多路视频的扩展性较差。FPGA集成度高，可并行处理，可重配置逻辑，且具有丰富的I/O资源[7]。结合这些优点并基于FPGA编解码器的设计方式能较好地解决上述问题。

现有的多路视频显示系统大多采用DVI、光纤等视频接口[8-9]，但DVI或光纤的接口体积较大且传输带宽不高。目前，具备超高清视频传输能力的视频接口标准主要有HDMI和DisplayPort两种，HDMI凭借其先发的优势已经成为多媒体接口主要的应用标准之一[10]，因此本文选择对HDMI编码器进行设计。

目前，文献[11～13]基于FPGA的HDMI编解码器进行了设计，所设计的编解码器基于HDMI 1.4版标准。魏国基于HDMI 2.0版标准设计了编码器和加扰器[10,14]，但只进行了原型验证。本文基于FPGA设计了一种高效并行HDMI 2.0编码器，可在占用少量电路面积和使用较少的I/O资源的情况下实现多路视频扩展。

1 HDMI编码原理

HDMI用于传输视频数据、音频数据和信息帧包(InfoFrame Packet)[15-16]。视频数据不经过压缩直接传输；音频数据则以数据包的方式传输。……