氮化物应力膜SOI SiGe异质结双极晶体管的频率特性研究

刘培培，文剑豪，魏进希，王冠宇，周春宇

（1.重庆邮电大学 光电工程学院，重庆 400065；2.燕山大学 理学院 河北省微结构材料物理重点实验室，河北 秦皇岛 066004）

随着集成电路不断向更小的工艺节点挺进，硅基有源器件的截止频率fT和最大振荡频率fmax逐步进入太赫兹频段［1-2］。与传统的Ⅲ-Ⅴ族半导体器件相比，硅基固态太赫兹器件具有成本低廉、易于量产，以及与超大规模集成电路工艺相兼容的技术优势，逐步引起了世界各国的重视。在0.1～1 THz频段内，由于在SiGe BiCMOS基准电路和系统应用中显示了巨大潜力与技术优势，SiGe HBT成为了硅基高频集成电路的核心器件，因此无论是国内还是国外的研究人员都在想尽各种办法来提高其频率性能，充分挖掘其在高频、高速应用领域中的潜力［3-7］。

随着器件尺寸的缩小，SiGe HBT的频率特性有所提高，但是一味地将器件的尺寸减小，会增加器件工艺的复杂度使其制造成本增加，难以按照以前的速度发展。为了更好地发展下去，就必须采用新的技术。诸多研究表明：应变Si技术可以提高载流子的迁移率，缩短载流子的渡越时间，有效地提高器件的性能［8］。SOI/SGOI技术不但可以减小PN结所产生的寄生电容效应、器件的功耗以及降低生产成本，还可以加快器件的工作速度、提高器件的抗辐射能力和晶圆的利用率［9］。2006年，国立成功大学的研究团队利用弛豫的SiGe虚拟衬底作集电极，在其上生长双轴应变硅作为发射极，从而得到了较高的电流增益，但是较厚的虚拟SiGe衬底导致器件的自加热效应十分显著，且特征频率较低，不能满足太赫兹集成电路对器件高频特性的要求［10］。2014年，西安电子科技大学的研究团队将SOI技术引入SiGe HBT中降低器件的功耗，并建立集电区电容模型对该器件的频率特性进行分析，最终通过计算得到特征频率fT约为68.68 GHz、击穿电压约为1.5 V以及电流增益约为100［11］。2016年，STM公司提出了一种新型完全自对准架构SOI SiGe HBT，其fT和fmax分别高达420 GHz和750 GHz［12］。2018年Alexander等报道了一种基于22 nm全耗尽SOI工艺的横向NPN型SiGe HBT结构，仿真结果表明：fT和fmax分别高达1.2和2 THz［7］。通过上述分析可知，使用先进的硅基SOI工艺并不断缩小器件的特征尺寸，同时与应变Si技术相结合，可以大幅提高器件的频率、厄尔利电压以及击穿电压等关键性能参数［13-18］。

综上，将缩小器件特征尺寸、SOI技术和应变Si技术相结合，设计出本文研究的应变硅发射极SOI SiGe HBT器件结构。本文的研究重点主要围绕新型器件结构的设计与工艺参数的优化，埋氧化层厚度和应力对器件频率特性的影响，最终通过SILVACO TCAD软件仿真得到该新型器件的频率特性和电学特性。

1 器件结构以及工艺仿真流程

使用Windows版本下的SILVACO TCAD仿真软件的工艺仿真模块ATHENA对本文设计的SOI SiGe HBT的二维器件结构进行一步一步的工艺仿真，得到整个SOI SiGe HBT的二维器件结构，如图1所示。

图1 SOI SiGe HBT器件结构示意图

本文设计的器件结构的主要特点是在器件结构的最上层淀积一层氮化膜，该结构中的氮化膜的淀积方式与以往的淀积方式不同，该氮化膜通过双频射频电源等离子体增强化学的气相淀积（plasma enhanced chemical vapor deposition，PECVD）工艺技术淀积，利用该淀积工艺技术的高能离子的体轰击效应，使Si3N4薄膜更加紧致，使其在基区引入单轴压应力，压应力的引入使其价带能带发生分裂，减小电子的电导有效质量，增强载流子的迁移率，提高了器件的截止频率fT和最高振荡频率fmax。本文设计的发射区是由重掺杂的多晶硅和应变Si组成，重掺杂的多晶硅减小发射区电阻，应变Si提高载流子的迁移率，从而改善器件的电流增益。本文器件的基区Ge组分的分布形式与以往器件的分布形式不同，以往器件基区Ge组分一般采用三角形分布、均匀分布和梯形分布。本文基区Ge组分采用阶梯型分布，共有3部分组成，分别是靠近集电区侧厚度为16 nm，Ge组分为30%的SiGe材料、靠近发射区侧厚度为16 nm，Ge组分为17%的SiGe材料和这两者之间的厚度为6 nm，Ge组分为17%～30%的SiGe材料。以往SiGe基区以外的外基区部分位于集电区的上方，本文设计的SiGe外基区位于衬底之中，而不是像常规SiGe HBT那样位于衬底之上的区域，这样的好处在于保持较低的基区串联电阻的同时有效增大了集电结的结面积，提高器件的放大系数和频率，同时更容易与互补金属氧化物半导体（CMOS）进行工艺集成。发射区为应变Si材料。本文设计的SOI SiGe HBT器件的结构参数如表1所示。

表1 SOI SiGe HBT结构参数

对SOI SiGe HBT进行工艺仿真，主要工艺流程包括如下8步：①初始化Si衬底；②依次生长SiO2材料、集电区Si材料和Si3N4材料，对Si3N4材料进行部分刻蚀，对刻蚀的区域进行硼（B）离子注入形成P+外基区，刻蚀所有的Si3N4材料；③淀积SiO2材料，形成浅沟槽隔离，刻蚀集电极窗口对应的位置，淀积Si，掺杂杂质为磷（P），浓度为1.1×1019cm-3，刻蚀多余的Si和SiO2；④淀积SiO2保护层对其刻蚀出基区的位置，淀积SiGe材料，形成基区，在基区上侧淀积Si材料，形成应变Si层；⑤淀积多晶硅，刻蚀掉发射区以外的多晶硅，淀积SiO2，形成凸型发射极，刻蚀发射区窗口，淀积多晶硅，最后刻蚀掉多余的多晶硅和SiO2；⑥淀积Si3N4作为隔离材料，用于保护发射极侧墙，淀积SiO2材料，刻蚀基区窗口，淀积杂质为硼的多晶硅，淀积SiO2材料，刻蚀集电区窗口，淀积杂质为磷的多晶硅，⑦通过双频射频电源PECVD淀积高应力的覆盖层Si3N4，覆盖层Si3N4提供单轴应力，刻蚀出发射极窗口、集电区和基区窗口；⑧对整体器件结构溅射金属铝，形成金属电极材料，光刻电极以外的区域。

2 埋氧化层厚度对频率特性的影响

SOI技术不仅具有低功耗、抗辐射和耐高温的优点，同时在CMOS工艺中还有一定的应用前景［19］。对于SOI衬底，主要由3层结构组成，分别是衬底Si材料、绝缘层和顶层的Si材料。对于绝缘层一般有Si3N4材料、SiO2材料以及这两者的混合材料等。本文的绝缘层部分是SiO2材料，主要研究的是绝缘层为SiO2材料时，不同厚度的SiO2对频率特性的影响。

频率特性是衡量晶体管好坏的一个重要指标。截止频率的定义为电流增益降为1时所对应的频率。对于常规的SiGe HBT的截止频率fT的表达式如式（1）所示。

式中：τec，SiGe为基区总的渡越时间，常规SiGe HBT的τec，SiGe的表达式如式（2）所示。

式中：Ceb为基极-发射极结电容；IC为集电极电流；Ccb为基极-集电极结电容；re为发射极电阻；rc为集电极电阻。将SOI衬底引入常规SiGe HBT后，会增加一个电容CBOX，该电容与基极-集电极结电容Ccb串联，从而导致τbc发生变化。此时SOI SiGe HBT的集电极渡越时间τbc的表达式如式（3）所示。

将式（3）代入式（2）中可以得到SOI SiGe HBT的τec，SOISiGe的表达式，如式（4）所示。

分别将SiO2的厚度设置为90、140和190 nm，随着埋氧化层厚度的增加，电容CBOX减小，由式（4）可知，电容CBOX减小会使SOI SiGe HBT的τec，SOISiGe减小。从图2可以看出，埋氧化层厚度的增加会减小集电区的电子浓度，从而增加集电区的电阻，由式（4）可知，集电区的电阻的增加会使SOI SiGe HBT的τec，SOISiGe变大，但是埋氧化层厚度的增加主要使电容CBOX减小，对于电子浓度的影响较小，所以总的来说，该器件的截止频率特性会有一定的提高。

图2 不同埋氧化层厚度的SOI SiGe HBT的集电区电子浓度

使用SILVACO TCAD软件进行仿真，得到3种情况下的截止频率对比图，如图3所示。通过对图3中的数据进行计算得到：埋氧化层厚度从90 nm增加到190 nm时，最大截止频率从582 GHz增加到638 GHz，提高了56 GHz。

图3 不同埋氧化层厚度的SOI SiGe HBT的截止频率

一个晶体管的好坏除了衡量截止频率特性，还需要衡量其最高振荡频率特性。最高振荡频率fmax的定义为单边功率增益降为1时所对应的频率。常规的SiGe HBT的表达式如式（5）所示。

根据式（5）可以得到SOI SiGe HBT的最高振荡频率fmax，如式（6）所示。

从式（6）可以看出，最高振荡频率fmax与截止频率fT成正比，与电容成反比。随着埋氧化层厚度的增加，基区电阻不变，电容CBOX减小。又通过上面的分析可知，埋氧化层厚度的增加使截止频率fT略微提高，所以埋氧化层厚度的增加最终会提高器件的最高振荡频率fmax，如图4所示。通过对图4中的数据进行计算得到：埋氧化层厚度从90 nm增加到190 nm时，最高振荡频率fmax从727 GHz增加到795 GHz，提高了68 GHz。

图4 不同埋氧化层厚度的SOI SiGe HBT的最高振荡频率

随着埋氧化层厚度的增加，器件的自加热效应增加。在相同高的VBE下，该器件的集电极电流增大，从而减小器件的热稳定性，所以对于埋氧化层的厚度不能无限增大。

3 单轴应力对频率特性的影响

对于应力的引入一般分为4种，分别是源漏嵌入SiC应变技术、源漏嵌入SiGe应变技术、应力记忆技术（stress memorization technique，SMT）和接触刻蚀阻挡层应变技术（contact etch stop layer，CESL）。接触刻蚀阻挡层应变技术很容易将自身的本征应力传递到硅沟道中去，施加的应力改变了器件的能带结构［20］，增强了载流子的迁移率，提升了器件的性能。以四氮化三硅材料充当应力源，将埋氧化层的厚度设置为190 nm，通过使用SILVACO软件的ATHENA模块得到本文设计的器件应力分布图，如图5所示。

图5 SOI SiGe HBT的应力分布

选取x=-0.045到x=0.045，y=-0.504这一条线，分别提取该线段上有无氮化膜的SOI SiGe HBT器件结构所对应的应力，对其进行计算和单位转换，得到这两者的应力对比，如图6所示。

图6 有无氮化膜的SOI SiGe HBT的应力

从图6中可以看出，在接触刻蚀阻挡层应变技术的使用下，有氮化膜的SOI SiGe HBT中的应力比无氮化膜的SOI SiGe HBT在［110］方向上产生更大的压应力（图6中y轴的负值表示该应力为压应力）。该方向上的压应力使价带能带分裂，重空穴带离开价带顶，轻空穴带留在价带顶，从而减小该方向上的空穴的电导有效质量，增强载流子的迁移率，减小载流子总的渡越时间，从而使器件截止频率提高。图7是有无氮化膜的SOI SiGe HBT器件的截止频率对比图。由仿真结果可知，无氮化膜的SOI SiGe HBT的截止频率fT最大为600 GHz，通过CESL技术的使用在基区引入应力，使截止频率fT增加38 GHz，提高了6%。由此可知，应变的引入使截止频率fT得到一定程度的提升，但是由于基区本来就很薄，基区的渡越时间几乎达到最小，所以截止频率fT提升有限。应力的引入对于器件的浓度没有影响，但是会增强载流子迁移率，所以基区电阻会随着载流子迁移率的增强而减小。由式（6）可知，最高振荡频率和截止频率fT成正比，与基区电阻成反比。由于截止频率fT增加，基区电阻减小，所以最高振荡频率fmax增加。图8是有无氮化膜的SOI SiGe HBT最高振荡频率对比图。由仿真结果可知，无氮化膜的SOI SiGe HBT的最高振荡频率fmax最大为751 GHz，有氮化膜的SOI SiGe HBT的最高振荡频率fmax为795 GHz，增加了44 GHz。

图7 有无氮化膜的SOI SiGe HBT器件的截止频率

图8 有无氮化膜的SOI SiGe HBT器件的最高振荡频率

为了验证本文设计的可靠性，将本文的仿真结果与近几年的文献进行比较，具体如表2所示。本文设计的器件结构和文献中的器件结构在仿真过程中用到的基础物理模型都是由Maxwell方程中推导出来的，主要是Poisson方程、电流连续性方程和载流子传输公式。JIN D等［15］使用了浓度依赖迁移率模型（conmob）、平行电场依赖模型（fldmob）、Shockly-Read-Hall复合模型、能带变窄模型（bgn）、俄歇复合模型（auger）、能量平衡传输模型（energy balance）和费米狄拉克统计模型（fermidirac）。MISRA P K等［21］使用了浓度依赖迁移率模型（conmob）、Okuto-Crowell模型、能带变窄模型（bgn）、俄歇复合模型（auger）和Shockly-Read-Hall复合模型。本文主要采用了浓度依赖迁移率模型（conmob）、平行电场依赖模型（fldmob）、Shockly-Read-Hall复合模型、能带变窄模型（bgn）、俄歇复合模型（auger）和费米狄拉克统计模型（fermidirac）。总的来说，本文和文献中使用的模型差别不大，像能带变窄模型（bgn）和俄歇复合模型（auger）等基本模型使用相同。

表2 不同SiGe HBT器件的性能参数

从表2中可以看出，本文设计的SOI SiGe HBT的性能参数较好，相对于文献［15］和文献［21］的性能参数都有所提高，因此本文的设计具有一定的研究价值。

4 结论

埋氧化层厚度的增加会增加器件的自加热效应，使器件的稳定性变差。通过淀积四氮化三硅薄膜，在基区引入单轴压应力，增强载流子的迁移率，减小基区的渡越时间和基区电阻，从而增加器件的频率特性。当埋氧化层的厚度为190 nm、基区Ge组分为17%～30%的阶梯型分布且淀积四氮化三硅薄膜引入应力时，截止频率fT最大值为638 GHz，最高振荡频率fmax为795 GHz。

综上所述，本文所设计的SOI SiGe HBT器件的频率特性相对于常规的SOI SiGe HBT，通过在器件表面引入Si3N4应力膜，可以较好地与45～65 nm工艺节点的应变Si CMOS工艺相兼容，通过器件仿真，证实了该氮化物应力膜确实可以一定程度上提高器件的频率特性，对未来Si/SiGe BiCMOS的电路设计和工艺集成具有一定的理论意义和参考价值。