北斗三号射频芯片中Σ-Δ调制器电路设计

董明月，黄海生，李 鑫，杨 毅

（西安邮电大学 电子工程学院，西安 710121）

0 引言

北斗卫星导航系统（BeiDou navigation satellite system,BDS）是我国着眼于国家安全和经济社会发展需要，自主建设运行的全球卫星导航系统（global navigation satellite system, GNSS），北斗三号全球卫星导航系统即北斗三号（BeiDou-3 navigation satellite system, BDS-3）的开通，标志着我国完成了三步走的发展战略。BDS射频芯片是BDS应用的基础，射频芯片中锁相环频率合成器的作用是产生本振信号，锁相环的输出频率如果出错，会导致整个射频芯片出现异常，故锁相环产生的频率信号准确与否，对射频芯片十分关键[1]。由于环路的众多指标均受锁相环反馈部分的分频器影响，而小数分频器的使用，会出现小数杂散，降低电路性能。所以，本文研究设计加入Σ-Δ调制器，以解决小数杂散，但加入调制器后，不仅会产生结构寄生，还会使调制器的输出频谱噪声变高，因此有必要设计加入成型处理的抖动电路，解决调制器产生的结构寄生及输出频谱噪声变高的问题。

1 小数分频器原理

1.1 锁相环基本原理

传统锁相环是由鉴频鉴相器（phase frequency detector,PFD）、电荷泵（charge pump,CP）、环路滤波器（loop filter,LF）、压控振荡器（voltage controlled oscillator,VCO）和分频器（divider, DIV）5个基本模块组成的反馈系统，如图1所示。

图1 锁相环结构

锁相环电路的工作原理为：输入的参考频率与环路反馈给分频器后的分频结果，通过鉴频鉴相器进行对比并产生脉冲信号，该信号将作用于电荷泵，完成对环路滤波器中的电容充放电，从而通过环路滤波器产生输出电压，对压控振荡器进行控制，进而产生锁相环的最终输出。……