十年争强逐鹿方寸间 以PPAC分析集成电路三巨头的工艺制程

张平

英特尔、台积电和三星是全球逻辑集成电路工艺制程最先进的三家厂商。从28nm时代开始，这三家厂商就在集成电路的工艺制程上你追我赶，并一直持续到即将到来的3nm阶段。回顾过去，展望未来，英特尔、台积电和三星在集成电路工艺上究竟有怎样的发展历史，未来又会带来怎样的产品？今天本文就带你一起了解一下。

PPAC：功率、性能、面积和成本

在集成电路的生产制造中有三个重要参数一功率、性能和面积，即Power、Performance和Area，它们被简称为PPA。PPA在过去一直都是作为衡量半导体产业发展的重要参数，比如台积电在2020年Q1就宣称旗下的3nm工艺相比5nm工艺，将具备25%?30%的功率降低，在相同功耗下10%?15%的频率（性能）提升以及70%的面积缩减。

但是，仅仅使用PPA来衡量集成电路的制造水准在当前已经不够全面了。随着工艺制程不断向极限冲刺，成本逐渐上升并且已经成为影响到新工艺发展的重要因素。因此，IMEC和应用材料公司最近在新工艺开发的相关演讲中，都建议在原有的PPA上加入"C"，也就是“Cost”成本，用PPAC四个维度来衡量新的工艺。

另外，相关的比较可能还涉及一些参数选取的问题。比如在集成电路的逻辑单元设计中，包括诸如标准单元、反相器、NAND门、扫描触发器等不同的组件。其中，标准单元的尺寸由单元的类型和当前单元所使用的工艺设计规则所决定。标准单元的具体尺寸可以用相关工艺的最小尺寸计算出来。比如标准单元的高度是最小金属间距乘以轨道数，双扩散（DoubleDiffusionBreak，—种半导体单元制造工艺，简称DDB）单元的尺寸是一定数量的CPP（ContactedPolyPitch，接触间距）加上在单元邊缘的一个额外CPP而确定的。……