雷达自适应副瓣对消的FPGA工程实现

王佳鑫

（中国电子科技集团公司 第二十研究所，陕西 西安 710068）

0 引 言

随着雷达干扰手段的不断增强，抗干扰能力已经成为重要的雷达技术指标，根据不同雷达分机（天线、发射机、接收机或信号处理等）可采取不同的抗干扰策略[1]。与天线有关的抗干扰技术可分为两类，一类是尽量避免或减少干扰进入接收机，另一类则是通过对干扰信号的特性进行对应的处理。通常一部分雷达会应用多种抗干扰技术，如使用低副瓣天线降低干扰信号进入，同时通过副瓣消隐（Sidelobe Blanking，SLB）、副瓣对消（Sidelobe cancellation，SLC）、脉冲压缩以及频率捷变等去除干扰信号，提取目标。自适应旁瓣对消是通过设计辅助天线阵列采集干扰信号，并与主阵面信号进行计算来实现干扰抑制[2]。

工程实现中，雷达信号处理需要大量的复数和浮点运算，传统硬件多采用数字信号处理器（Digital Signal Processing，DSP）作为主要处理单元，FPGA作为数据缓存和传输接口单元。随着FPGA性能大幅提升，很多信号处理功能都可由FPGA单独完成，节省了芯片间数据传输的时间，特别在雷达周期小的应用场景中其稳定的时效性具有明显的优势。

本文介绍了自适应副瓣对消原理，并根据FPGA计算和IP核特点对公式进行推演，提高处理效率。同时在某型相控阵雷达中进行测试，对比不同测试条件下副瓣对消的结果，给出具体应用的建议。

1 副瓣对消原理

自适应副瓣对消的基本原理是通过辅助天线阵列接收干扰信号，自适应计算干扰的方向和功率，随后调整天线接收方向图，将零点置于干扰方向上[2]。……