基于Bittop的统一功率格式定义

刘东明,张宇涵

(中国电子科技集团公司第五十八研究所，江苏 无锡 214000)

1 引言

集成电路作为推动信息时代发展和变革的重要引擎，在国民经济建设、人民日常生活及国防军工发展等领域发挥着重要的作用[1]。目前，我国集成电路产业整体仍与国际先进水平具有一定差距，且在国际形势及国内需求加剧的双重背景下，大力提升我国集成电路设计和制造水平就显得尤为重要[2]。

随着摩尔定律[3-4]的持续演进，芯片的特征尺寸愈加变小，各类芯片的性能与规模也在不断变大[5]，传统的单一化低功耗设计方法已经难以满足超大规模数字集成电路的实际需求，故现如今主流的低功耗设计流程均结合了多种低功耗设计方法，诸如多阈值CMOS器件技术、时钟门控技术[6]、多电压供电及电源关断技术(Multi-Supply Multi-Voltage & Power Shut-Off Technology，MSMV&PSO)等。此外，在描述芯片或IP核的多电压设计意图时，需使用统一功率格式(Unified Power Format，UPF)进行定义。

2 Bittop的统一功率格式定义

2.1 IP核Bittop简介

IP核Bittop属于专用集成电路(Application Specific Integrated Circuit，ASIC)范畴[7]，并基于SMIC 55nm工艺进行层次化综合与物理设计，且其内部集成了特定的HASH函数算法，可被用于处理复杂的区块链代码。

在物理结构方面，IP核Bittop具有两个物理层次，并于逻辑设计阶段预先制定了以多例化模式(Multiple Instantiated Mode，MIM)为核心的子模块集成策略，即对单一子模块进行多次调用，来减少冗余设计和重复操作，最大化精简整体的设计流程。图1为IP核Bittop的物理结构图。

图1 IP核Bittop的物理结构图

由图1可知，IP核Bittop的顶层block_top具有四个可关断电压域，且集成了32个同样的子模块block_slice，每个子模块另具有各自独立的两个可关断电压域及两个存储单元。……