一种基于FPGA的基-8并行脉压实现方法

王冬华 孙雪涛

(中国船舶集团有限公司第八研究院 南京 211153)

0 引言

随着雷达技术的日益发展，雷达已经不仅仅局限于目标探测，还应具备目标一维成像、目标识别等能力[1]，而目标识别对雷达发射信号带宽提出较高的要求，发射信号带宽可达几百兆，甚至接近G赫兹，中频信号采样率和数字信号数据率均大大提高[2]，这种超大带宽、高数据率和大数据量的基带信号处理在数字下变频时一般采用并行多相滤波结构，通过利用以“面积换速率”的方式降低FPGA的处理时钟[3]。但是这种方式输出的基带信号由多个并行支路组成，其脉压实现方法完全不同于单路信号的脉压[4]。若通过FPGA内部的双口RAM将并行多路基带信号存储下来，再按照支路顺序依次读出并拼接成一路完整的基带信号，最后按照单支路脉压方式实现完整信号的脉压，这种方法严重浪费FPGA的存储资源，且大大增强了FPGA时序设计难度[5]，本文利用多相快速傅里叶变换(FFT)和频率抽取的逆傅里叶变换(IFFT)，在FPGA中利用频域脉压方法，可以不需要对并行基带信号进行缓存，而实现超大带宽信号的实时脉压处理。

1 并行脉压实现

FPGA中实现脉压主要有以下两种方式[6]：第一种方式为时域卷积，利用Matlab产生脉压系数，并将其导入FPGA提供的FIR的IP核，实现基带信号的脉压功能；第二种方式为频域相乘，利用FPGA提供的FFT的IP核，对输入基带信号进行N点FFT处理，然后与经过N点FFT处理的脉压系数复乘，最后利用FFT的IP核实现N点IFFT处理，从而实现基带信号的脉压功能。……