基于国产化平台的多路千兆以太网接口设计与实现*

戴玲琳，罗劼夫

（中国电子科技集团公司第三十研究所，四川 成都 610041）

0 引 言

在目前通信设备中，千兆以太网通信接口已成为最常见和通用的数据传输通道。本文采用较低成本的国产化处理器、国产化FPGA和国产化PHY芯片搭建多路千兆以太网接口交互处理平台，可满足多路以太网数据内外交互需求，也可根据自身需求，基于FPGA设计实现自定义功能。

1 国产化交互平台设计

为了确保平台的应用推广性，国产化平台设计以实现数据交互性能达到1 000 Mb/s为硬性指标，采用较低成本和较低规格的国产化器件。本文采用CPU（龙芯2K1000）、FPGA（国微SMQ2V6000）和PHY芯片（JEM88E111）等国产化器件。它的平台架构如图1所示。

多路千兆以太网接口国产化交互平台对外提供2个通信网口，与背板采用Serdes总线进行交互，可实现自定义协议数据高速传输。FPGA与CPU连接接口为RGMII，与以太网芯片连接接口为GMII，可在FPGA内部实现自定义多路千兆数据交互。SMQ2V6000资源情况，如表1所示[1]。

表1 SMQ2V6000资源情况

2 FPGA设计与实现

2.1 FPGA总体设计

FPGA设计主要包括GMII接口模块、RGMII接口、时钟模块和自定义交互处理模块，总体设计框图如图2所示。

GMII和RGMII接口模块主要使用厂家提供的IP core，经过剪裁实现数据收发，对内统一将GMII接口和RGMII接口数据转化为SPI-3（System Packet Interface）总线，便于平台内部进行自定义交互处理[2]。时钟模块对FPGA全局时钟进行管理规划，分别为各个功能模块提供处理时钟；自定义交互模块用户可根据自身需求进行代码开发。

2.2 时钟资源优化

根据厂家提供的IP Core用户手册，GMII和RGMII接口数据接收、发送均需独立处理时钟。……