基于超低电压的片上分组交换路由器设计

丁一欢，何卫锋

(上海交通大学微纳电子学系，上海 200240)

0 引言

随着多核、众核技术的发展，越来越多的处理器核被集成到一起，因此也对片上多个处理器核的互连机制提出了更高的要求。NOC通过多个路由器组成特定的拓扑结构，实现了并行化处理数据通信，因此具有高带宽、高利用率和良好的扩展性[1]。目前NOC中最常用的数据交换方式是分组交换方式，即数据从源节点以分组的形式在路由器间进行存储、转发，直至到达目的节点，面向这种分组交换方式的路由器即分组交换路由器。图1展示了一个应用于2D Mesh网络的分组交换路由器，可以同时处理来自四个方向和本地处理器核心的数据包，并通过路由计算、仲裁等操作，将数据发往各自目标方向的输出端口。

图1 2D Mesh结构NOC中的Router

在NOC中，路由器是构成整个网络的核心部件，也占据了整个网络大部分的功耗开销。从硬件层面来说，为了降低电路的功耗，最常见的做法是将电路电压降低到晶体管近阈值或亚阈值区域，以显著减小动态翻转功耗[2]。

低电压电路的功耗比正常电压电路小很多，但会对PVT波动(Process，Voltage，Temperature variations)更加敏感。当发生制造工艺偏差、电压波动和外界温度变化时，电路的延时会受到严重的影响，甚至会导致功能错误。因此相较于正常电压电路，低电压下的电路设计需要有更多的时间裕度，这限制了低电压电路的最高工作频率。

在此背景下，错误检测与纠正(EDAC：Error Detection and Correction)技术[3-4]能够有效减小PVT variations的影响，放松对电路设计裕度的要求。……