多模数转换器并行接口的FPGA 设计与实现

陆 鹏，王 晶，臧 越

（中海油田服务股份有限公司，天津 300450）

在井下仪器项目开发中，地层响应信号较微弱（10～100 nA 级）且环境噪声较大，加上对高测速的需求，因此在进行信号采样时需要较高的精度和速度。此外，仪器使用了多频率的发射信号和多个接收电极，因而需要使用多通道的采样电路进行信号采集。

为实现高速高精度多通道采样，需要具有高采样率和高位数的ADC 器件以及能够实现高速采样的多通道接口电路。因FPGA 器件具有高速、可重构性、管脚丰富等特点，因此设计中使用FPGA 来实现ADC 的接口电路。文中基于ADI 公司的ADC——AD7674 进行FPGA 并行接口设计，最终实现多通道的高速高精度数据采集。

1 AD7674简介

AD7674 是ADI 公司生产的18 位分辨率、最大非线性积分误差2.5LSB、最高800 kSps 采样率的单通道全差分输入ADC[1]。它采用逐次逼近型(SAR)结构，具有低功耗、高精度、无延时等特点。AD7674 有WARP、NORMAL、IMPULSE 3 种转换模式，在WARP模式下采样率最高可达800 kSps。

数据通信接口有并口模式（8 位、16 位、18 位总线）和SPI 串口模式。采用SPI 串口通信的设计如文献[2-3]中所讨论，这种方式具有占用管较少、连接简单等优点，但传输速度受限于串行时钟SCLK，如当传输18 位串行数据时需要18 个SCLK 时钟；而采用并口通信时，18 位采样数据同时出现在并口总线，一个时钟即可读取，速度上有明显优势，而缺点是占用管脚较多、连接较复杂。

在测量精度方面，当参考电压为2.5 V时，AD7674的最小量化电平为9.5 μV,误差为±23.8 μV,远低于目标信号最小幅值，完全满足测量要求。

为实现高速采样，文中采用了WARP 转换模式及18 位并口数据通信模式。……