基于FPGA&1553B的星载数据采集系统设计

铁玉峰 吉小军 吴建铭 练 达 王李宁 王嘉靖 胡雄超

(1.上海交通大学 电子信息与电气工程学院仪器科学与工程系，上海 200240；2.上海航天控制技术研究所，上海 201109)

1 引 言

2 系统总体架构设计

系统通过同步测量采集三个传感器的加速度信号并利用计算机解算得到完整的卫星的振动状态。

根据测控和处理需求，三个角加速度传感器由三个支持触发控制的ADC同步采集，根据传感器性能指标采样率设置为2kHz[7]。系统以FPGA为控制中心，进行ADC同步采集控制。1553B总线为星上计算机与所有设备的接口，连接众多子系统设备，以2kHz采样率采集的数据不能实时通过总线发送到上位计算机，需要先缓存在本地，根据星载计算机的指令，每隔一定时间间隔将缓存的数据打包通过1553B接口发送给上位机。为提高通信效率，减少对总线的占用时间，设计中利用FPGA控制两片SRAM作为本地的数据缓存空间，且数据缓存需采用冗余模式设计，以保证数据的安全可靠。1553B总线接口使用BU61580总线桥接芯片进行设计开发，采用适用于大量数据传输的循环缓冲模式进行采集数据的上传。设计的总体方案如图1所示。

图1 系统实施的方案框图

3 采样、缓存与抗辐射设计

系统设计中AD同步采集由FPGA控制，根据采样率和带宽要求，需要ADC具备高采样率，支持自校准功能，同时具备同步采样控制功能，因此ADC芯片采用ADI公司电容阵列逐次比较型AD677TD/833，是基于开关电容/电荷再分配架构，使其转换速率最高达100kSPS，16位串行输出，片内自动校准功能可对内部非线性进行数字校正，积分非线性(INL)±1LSB，模拟电源与数字电源分离，且提供独立的模拟地与数字地，以减少数字串扰。……