音视频采集硬件电路设计及实现

刘义平

（苏州长风航空电子有限公司 江苏省苏州市 215151）

在大部分应用场景中，如教育场景、视频会议场景等等，对于音视频的质量有着相对较高的要求，此时，普遍会应用更高的标准进行音视频数据采集与传输，导致整体数量增大，提升传输与存储压力。基于此，应当对音视频采集硬件系统电路的设计方案进行更新，以适应新需要。

1 音视频采集硬件系统的总体设计

音视频采集硬件系统的总体结构如框图1所示，设计中，主要选用FPGA芯片以及DM365芯片这两种芯片作为该硬件系统的核心结构。其中，FPGA芯片主要承担着缓存数据信息、传输接口电路的任务；DM365芯片主要承担着对整个音视频采集硬件系统进行控制、处理数字信号的任务。

在本次音视频采集硬件系统设计中，音频采集与处理单元、视频采集与处理单元、数据缓存与传输接口单元、上位机与音视频信号采集及展示单元为该硬件系统的主要结构构成。其中，数据缓存与传输接口单元内设置了多种形式的数据缓存器以及接口适配电路，确保上位机与DM365芯片之间连接与数据传递更为通畅；在串行外设接口、外部存储器接口的支持下，数据缓存与传输接口单元与DM365芯片保持良好的连接状态；在PCI接口的支持下，数据缓存与传输接口单元与上位机保持良好的连接状态。

2 音视频采集硬件电路的核心系统电路设计

本次设计的音视频采集硬件系统中，基于DM365芯片的核心系统电路为整个系统电路中的最重要构成，承担着对整个音视频采集硬件系统进行控制、处理数字信号的任务。在基于DM365芯片的核心系统中，主要包含着DM365芯片、DDR芯片、Flash芯片以及外围电路等结构，因此在配置相应核心系统的电路时，需要重点引入DDR电路、Flash电路以及JTAG接口电路。

其中，DDR电路对数据传输的时钟特点、预缓存技术进行了充分应用，促使芯片的实际读写速度呈现出更为理想的状态[1]。在本次音视频采集硬件系统的核心系统电路设计中，DDR芯片及其电路的引入主要实现对系统存储空间的扩大，为音视频信号采集、编码压缩提供更加充足的存储空间支持。Flash芯片及其电路的应用主要在音视频采集硬件系统中加入一个嵌入式系统，保证在掉电后一些重要的数据信息不会丢失。在选用Flash芯片的过程中，着重考量其数据信息的存储量，以及写入/删除数据信息的速度、成本价格，以此达到扩充音视频采集硬件系统存储量的效果。JTAG接口单元主要承担着调试系统功能、测试电路的任务，在本次设计中，引入了串行外设接口、外部存储器接口（集成应用）。设计音视频系统的数据缓存与传输接口电路的过程中，JTAG接口单元促使下载固化电路逻辑程序、调试内部逻辑功能与FPGA芯片的交互成为现实，结合调试工具的应用，可以更好、更方便的实现对FPGA芯片中电路的实时电平信号展开查看。

图1：音视频采集硬件系统的总体结构框图

图2：数据缓存传输接口电路设计图

表1：功能配置缓存器与管道配置缓存器的信息汇总

JTAG接口单元在基于DM365芯片的音视频采集电路中也得到充分应用，结合CCS软件实现相关程序编写，最终达到测试与DM365芯片保持连接的所有单元模块功能性的测试。

3 音视频采集硬件电路的具体设计方案及实现

3.1 音频采集硬件电路的具体设计方案及实现

在本次电路设计中，主要引入功耗更低、可回访音频信号的芯片作为音频解码芯片，以此保证整个音频采集硬件电路的性能良好、全面。在选定所需要的引脚的过程中，应用了加设寄存器的方式完成；为实现双声道输入，要引入两个引脚，分别将左声道信号输入端与右声道信号输入端连接在芯片的两个端口上，促使双声道立体声的采集成为现实。设计中，应用在音频数据传输领域应用最为广泛的I2S总线标准作为本音频采集硬件电路的结构标准，保证音频设备之间可以实现对数据信息的更高速传输。依托这种标准性更强的数据传输方式的应用，赋予该音频采集硬件电路以更理想的数据传输通用性能。

基于上述要求，在选取音频采集硬件电路的音频解码芯片时，必须要保证该芯片支持I2S总线标准[2]。本音频采集硬件电路中引入的音频解码芯片（TLV320AIC3101）就满足这一需要，可以将所采集到的音频信号直接转化为基于I2S总线标准的数字音频传输流。在I2S总线中，包含着串行数据线、串行时钟线、帧时钟线等结构，其中，帧时钟线承担着选取声道的责任；而对于串行时钟线而言，其所发出的信号可以视为数据发出及接收的同步信号，受到量化精度以及采样频率的影响。

3.2 视频采集硬件电路的具体设计方案及实现

在本次电路设计中，主要引入信号输入端口数量较多的视频信号处理芯片，保证可以参考实际情况与现实需要落实对其工作模式的选取。电路配置过程中，同样引入I2S总线标准，结合寄存器的加设支持工作模式的选择。出于对更好适应多样性视频采集终端所拥有的差异性输出方式的考量，在本次视频采集硬件电路的设计过程中，还加设了基于多路视频输入的电路。

本次视频采集硬件电路中所应用的视频信号处理芯片所提供的时钟为无源晶振，且无法在软件系统的支持下完成复位，因此，必须要从硬件设计方面入手，赋予视频采集硬件电路以复位功能。实践中，充分利用电源芯片所具备的管理功能，连接电源芯片与复位引脚。在信号引脚的设计方面，均依托电容与电感达到滤波的效果，尽可能规避杂波对视频信号产生负面影响，以此体现出对视频信号传输质量的更好维护。在本视频采集硬件电路中，视频信号的采集终端设定为CCD摄像头，将基于P制式的模拟视频信号向视频信号处理芯片端传递，由该芯片完成相应模拟视频信号的数字化转化，同步实现色度分离、亮度及信号同步处理等操作，最终以固定格式的数字视频信号呈现出来。对于芯片中的视频处理前端模块来说，其主要承担着对分辨率落实修改的任务，同时完成视频格式的转换、对CCD实施控制等工作；对于芯片中的视频处理后端模块来说，其主要承担着对视频数据与位图数据展开全面采集与混合的任务，在此基础上，为视频提供输出接口，以此确保显示屏播放视频的这一功能得到更好发挥。

3.3 音视频数据缓存及传输接口电路的具体设计方案及实现

3.3.1 缓存器

数据缓存传输接口电路设计图如下所示。实践中，加设功能配置缓存器，用于对所有采集到的音视频数据进行保存，并解码相关配置参数的任务。本设计方案中，功能配置缓存器与管道配置缓存器的信息表如表1所示。由管道配置缓存器对单个小周期内传输的数据量进行存储，以此支持存储器对输出数据量展开控制。实践中，上位机在相关缓存器内写入配置参数，并向DM365芯片发送握手信号，在DM365芯片接收到该信号后可以视为完成信息发送；利用外部存储器接口，实现对管道配置缓存器中数据信息以及功能的读取；参考读取到的配置参数，DM365芯片组织初始化工作，回馈给上位机握手信号，此时可以视为DM365芯片进入正常运行状态下。

3.3.2 串行外设接口模块

串行外设接口属于同步外设接口的一种，它可以使单片机与各种外围设备以串行方式进行通信以交换信息[3]。对于串行外设接口模块而言，其可以连接来源于不同功能生产厂家的多标准外围器件，主要包含着四条线，即串行时钟线、主机输入/从机输出数据线、主机输出/从机输入数据线以及低电平有效的从机选择线[4]。在实际的运行过程中，可以让主设备独立完成与特定设备完成通信，达到有效规避数据线冲突问题的效果。

在本次音视频采集硬件电路设计中，芯片在时间缓冲器中落实对时间数据的读取，并对其他关联系统的时间数据展开校准。需要注意的是，由于这种时间校准的两次操作之间间隔一段时间，所以在本次设计中引入了SPI总线通信的模式，尽可能减少引脚资源的消耗。为了解决SPI接口无法直接访问时间缓存器并行接口RAM的问题，加设了SPI接口从设备单元，为芯片直接读取时间缓存器中的数据信息提供渠道支持。

3.3.3 外部存储器接口

在外部存储器接口的支持下，完成处理的音视频用户数据传递至缓存器内，并经过双RAM二级缓存，依托PCI接口传递至上位机内。芯片可以利用外部存储器接口对上位机缓存至配置缓存器中的多种配置参数实施提取。对于外部存储器接口数据线而言，常见的有32位以及16位两种，在本次音视频采集硬件电路设计中，出于对上位机数据接口数量的考量，选用了16位工作模式的外部存储器接口。

4 总结

综上所述，本次音视频采集硬件系统与电路的设计中，主要选用FPGA芯片以及DM365芯片这两种芯片作为该硬件系统的核心结构。设定基于DM365芯片的核心系统电路为整个系统电路中的最重要构成，承担着对整个音视频采集硬件系统进行控制、处理数字信号的任务。通过这样的设计，实现了对实施音视频信号的采集、处理以及传输。