一种基于65 纳米CMOS 工艺的77 GHz低噪声放大器设计

张书豪,何 进,李 硕,王 豪,常 胜,黄启俊

(武汉大学物理科学与技术学院,湖北 武汉 430072)

随着5G 技术的普及,信息的传输量和传输速度将再上一个台阶,这对通信系统提出了更高的要求。低噪声放大器(Low-Noise Amplifier,LNA)作为无线通信系统中构成射频接收模块的关键器件,在诸如雷达测距、卫星导航、电子对抗等领域被广泛应用[1]。

作为接收机的第一级电路,LNA 对接收到的信号进行放大,由于信号较为微弱,容易受到噪声干扰,因此LNA 需要能够抑制噪声,提高信噪比,进而提高接收机的灵敏度。近年来高性能低噪声放大器的研究在国内外取得了一定的进展,如Nawaz 等[2]采用0.13 μm SiGe BiCMOS 工艺研制了一种28/60 GHz 波段可调的LNA,分别具有16.2/15 dB 的增益和2.8/3.35 dB 的噪声系数;Li 等[3]基于22 nm CMOS 工艺设计了两款分别应用于E 波段和W 波段的LNA,其中E 波段LNA 具有20 dB 的增益和4.6 dB 的噪声系数;W波段LNA 则具有18.2 dB 的增益。近年来,LNA 的设计不断取得更低的噪声与更高的增益,这也是将来一段时间内低噪声放大器发展的方向。

本文使用65 nm CMOS 工艺设计了一种工作在77 GHz 附近的低噪声放大器,其采用四级放大器级联的方式构成,引入了反馈电感与补偿电感,对提高增益、减小噪声与回波损耗有一定的作用。仿真结果表明,本文提出的LNA 在增益与噪声系数方面有一定的优势,同时在线性度与稳定度方面也有良好的表现。

1 电路设计

1.1 电感源极负反馈技术分析

电感源极负反馈技术是LNA 设计中的一种常用的方法,采用这种技术设计的放大器往往具有较低的噪声系数和可观的功率增益。……