一种用于ADC 采样的高精度时钟占空比校正方法∗

郭仲杰，刘 申，苏昌勖，曹喜涛，李 晨，韩 晓

(西安理工大学自动化与信息工程学院，陕西 西安 710048)

传统的占空比校准电路分为有反馈环路的模拟方法和无反馈的数字校正方法。文献[2]提出了脉宽控制回路，利用异或同或逻辑PD 作为相位检测器，通过低通滤波器对占空比的偏差进行不断积累，并通过共模反馈比较器来对基准电压和输出信号的共模电压进行比较来控制共模反馈电压，从而达到输出所需的共模电压来调整时钟信号占空比。在文献[3]中，通过比较低通滤波器输出的直流分量和参考电压来调整时钟信号占空比，同时降低功耗。一般来说，数字技术具有更快的稳定时间和大范围的调整范围。然而，它们的频率范围非常有限，而且比模拟信号复杂。而模拟方法则具有较高的调整精度，但是调整范围较小[4－8]。

本文采用实时动态的高精度模拟域校准方式，所提出的高速高精度占空比调整电路具有包括压控产生电路、占空比调整电路和时钟信号合成电路。通过这些电路完成对时钟信号占空比的调整，环路设计简便且不需要补偿以及低通滤波。

1 占空比变化分析及校准技术

在高速ADC 工作中，希望控制各个模块电路工作的时钟信号是稳定的占空比为50%的时钟信号。但是时钟信号在传输过程中，经过各种逻辑器件后，时钟信号的上升沿和下降沿会产生不同程度的畸变，从而导致占空比偏离50%。除此以外，由于器件的失配、PVT 变化以及制造和工艺的偏差等也会使时钟信号占空比产生进一步的偏差，为了使ADC性能达到最优，时钟占空比校准电路的性能在这里将会起到至关重要的作用。……