高增益CMOS折叠式共源共栅运算放大器的设计

河北科技学院智能制造工程学院 许衍彬

运算放大器在模拟电路系统及数模混合信号电路系统中非常重要，是电路系统中的基础功能模块，对电路系统的各项性能指标实现起到关键性的作用。本文提出了一种高增益折叠式共源共栅（cascode）运算放大器。其输入端采用折叠式共源共栅结构，有效的提高了电路的增益和PSRR（电源电压抑制比）值。在0.18µm CMOS工艺下对电路进行了仿真分析，SPICE的模拟结果表明，该运算放大器的增益为110dB，单位增益带宽为74.3MHz，相位裕度为54.4°，CMRR为120dB，PSRR为84.6dB。

随着我国微电子事业和通信事业的迅速发展CMOS运算放大器被广泛的应用于模数转换器、数模转换器、滤波器、视频放大器等各种各样的电路中。根据不同的需求种类，人们设计了多种运放结构。常用的运算放大器的三种结构有：折叠式共源共栅运算放大器、套筒式运算放大器和两级运算放大器。共源共栅电路结构运放具有高增益、高输入共模范围、高输出摆幅和高整体增益带宽(UGBW)等优点，所以它已被作为目前和未来最常用的架构。目前运算放大器设计的改进主要集中在两级运算放大器，对于多级的运算放大器则比较少。而折叠式共源共栅运算放大电路频率特性好，功耗比较低，单位增益带宽高等特点。

本文采用带有增益提高级的共源共栅结构来提高运放的增益，第一级为共源共栅结构，第二级为共源放大器和消零电阻，增大了运放的增益，提高了电路的稳定性。

1 高增益共源共栅放大器的设计与实现

折叠式共源共栅运算放大器具有较大的带宽和较高的运行速度，次主导极点由内部有源负载MOS的跨导和内部节点的寄生电容决定。……