高频、低相噪、双模分频器设计

贾岳珉，高晓强，曲晓华

（中国电子科技集团公司第十三研究所，河北 石家庄 050051）

0 引 言

随着通信、雷达等电子装备系统的不断发展，其工作频率越来越高，为了降低后级信号处理系统的难度，通常在系统中会利用分频器将高的工作频率分频为低频信号，因此分频器的最高工作频率以及分频器的附加相位噪声成为分频器的关键指标。

1 2/3分频器电路架构

2/3分频器是一种常用的双模分频器，本文主要针对基本的2/3分频器进行分析[1]。

2/3分频器门级的电路拓扑如图1所示。

图1 2/3分频器门级的电路拓扑

从电路拓扑中可以看出，该分频器电路包括4个锁存器和3个逻辑门。其中fin为输入时钟信号，foutn为输出信号，Modin和Pi为分频比控制信号，Modout为模式输出信号。

当Modin=0时，下方的两个锁存器Q端口输出始终为0，/Q信号输出始终为1，此时该分频器的分频比为2，分频器的电路架构可以简化为以下两种形式。

（1）当Modin=1时，如果Pi=0，则左下角锁存器Q端口输出始终为0，/Q信号输出始终为1，此时该分频器的分频比仍为2，分频器的电路架构也可简化图2。

图2 简化后的电路拓扑 （Modin=1，Pi=0）

（2）当Modin=1时，如果Pi=1时，此时电路可简化为图3。

图3 简化后的电路拓扑（Modin=1，Pi=1）

此时，该电路的真值如表1所示。

表1 电路的真值表

表中：D1为左上锁存器的输入；Q1、/Q1为右上锁存器的输出；D2为右下锁存器的输入；Q2、/Q2为左下锁存器的输出。从真值表中可以看出，此时分频器的分频比为3。

因此该电路通过合理的控制可以实现2/3双模工作模式[2]。

2 分频器电路设计

2.1 分频器基本电路结构

高速分频器电路通常采用差分电路，其中基本的锁存器电路结构如图4所示。……