用于SAW无线无源传感系统阅读器的DDS设计

张 涛, 陈宇航，师晓云,朱 寒，苏晓敏

(1.西安科技大学 理学院，陕西 西安 710054；2.西安科技大学 电气与控制工程学院，陕西 西安 710054)

0 引言

声表面波(SAW)传感技术作为新兴前沿技术，已成为传感领域的研究热点。SAW对表面扰动很敏感，在各种物理及化学传感器中有着广泛的应用场景，特别是可提供无线无源的传感方式，在高温高压及无人值守等环境极具应用潜力[1-3]。且无线传感技术综合了无线通信、传感器及嵌入式等技术，已成为新兴行业的重要研究领域。

直接数字频率合成技术(DDS)是第三代频率合成技术[4]，但传统的DDS由于其相位截断和幅值量化误差等原因，存在杂散分量多及时延高等问题[5]。通过设计基于反馈网络的流水线结构，可降低寄存器间传播时延。结合CORDIC算法的精度可调，运算速度快，便于硬件实现等优点，可实现相位-幅度转换，以满足设计对存储容量及计算精度的需求[6]。本文基于现场可编程门阵列(FPGA)的DDS设计可为SAW传感器提供稳定性强、精度高的扫频激励源信号。

1 基本原理

1.1 SAW无线无源传感系统

目前，传感器技术已成功应用于生物、医疗、雷达等领域，并逐步向微型化、无线无源化、智能化方向发展。无线无源SAW传感器因其抗干扰能力强，测试距离远，成本低等优势，在无线测试系统中崭露头角。为了顺应信息时代的发展潮流，众多领域对SAW传感系统的功耗、稳定性和可靠性等方面有更高的要求。

无线无源SAW传感系统一般由激励信号发射模块、回波信号接收模块和无线传感模块组成，如图1所示。图中，PLL为功率放大电路，LNA为低噪声放大电路。信号发射链路主要先对由FPGA产生的DDS信号进行一系列调理，最终以无线传输方式激励SAW传感器，因此需要一个稳定性强且精度高的扫频激励源信号。该设计提出的融合FPGA与DDS方法，为SAW传感器提供了稳定、可靠的激励信号。

1.2 DDS的基本原理

频率合成技术是通信行业实现高性能指标的关键技术之一。DDS在频率分辨率、转换速度等方面远超过间接频率合成法，且具有工作频率范围宽，频率分辨力高，频率转换时间短，波形输出能力强及数字调制性能好等优点[7]。因此，选用 DDS方式可实现高精度、高稳定的频率输出，通过将输入的频率控制字K进行相位累加求和，并经相位-幅度转换可得到不同的电压幅值。图 2为DDS原理框图，图中，fclk为系统时钟频率，N为相位累加器的字长，m为波形存储器和数模转换器的字长。由图可知，相位累加器、波形存储器及D/A转换器在系统时钟控制下分别以K为步长进行相位累加、波形存储器寻址及数模转换，最后经由低通滤波器转换为平滑的波形。

2 基于FPGA的DDS实现方案

FPGA属于ASIC的一种半定制电路，由于其稳定性高，开发周期短，具有并行处理的优点，现已成为软件无线电设计的重要工具。基于FPGA实现的DDS系统有控制灵活及多种调制方式组合等优点[8]，可为SAW传感系统提供频率稳定的正弦激励信号。

在DDS模块设计中，采用FPGA+D/A转换器方式实现DDS模块，通过FPGA的可编程能力，能够快速更新设计、缩短系统的迭代时间。在实际设计DDS过程中，当输出频率(fout)为输入频率(fin)的1/2时，杂散频率难以滤除，因此通常要求输出频率不大于输入频率的40%[9]。由于ROM查找表实现的DDS功耗较大，故采用CORDIC算法实现相位-幅度转换，降低了由ROM寻址时相位累加器位数截断引起的误差[10]。传统的DDS设计存在大量的杂散分量，时延大和功耗高等问题，通过设计频率控制字自增模块、循环相位累加器模块及CORDIC算法模块，对传统的DDS设计进行优化，能有效地解决传统DDS设计的缺陷。

2.1 频率控制字自增设计

DDS的fout与K、fclk及N的关系为

(1)

本文要求fout在9.843 75～10.161 3 MHz内连续变化，通过改变K可达到设计要求。因此设置初始频率、频率步进、变频次数及终止频率，可获得对应的输出扫频信号。

2.2 循环相位累加器设计

传统的DDS结构由于频率控制字的位数多而影响数据的计算速度。采用基于反馈网络的流水线结构，能将复杂运算拆分成各个模块运算，并将每级的结果反馈至前一级，形成流水线累加结构，故运用4级流水线技术。由于相位累加器位数为32，因此，每级流水线需对8位数据进行累加求和，且将进位寄存器的输出数据反馈至次级流水线的输入数据。通过该设计方式能使周期内所有运算器同时工作，降低寄存器间的传播延时，从而提高运算速度。循环相位累加器结构如图3所示，其中，fword为频率控制字，sum为累加求和运算。

本设计采用4级流水线技术对全部数据的进行累加求和及储存。若频率控制字的数据未刷新时，则寄存器中数据不变，从而可减少寄存器的使用量，提高了SAW传感系统的运算速度。

2.3 CORDIC算法设计

相位累加后需进行相位-幅度转换，得到的相位信息转换为对应的幅度信息。此次设计选用实时计数法，即采用CORDIC算法实现相位-幅度转换，实时计算得到相位角信息对应的三角函数值。该算法无需查找表、乘法、反三角及开方等复杂运算，仅通过坐标旋转就可计算三角函数。

CORDIC的工作模式有圆周模式和矢量模式，通常采用圆周模式实现DDS模块。其工作原理为：设在直角坐标系中有一向量A(x1，y1)，逆时针旋转θ度后得到向量B(x2，y2)，如图4所示。

由图4可推导出公式并用矩阵向量形式表示，化简推导最终可得伪方程：

(2)

由旋转角度遵循法则可知tanθi=±2-i，即θi=±arctan 2-i，通过小角度旋转迭代可得到任意角度。则式(2)可表示为：

(3)

由式(3)可知，CORDIC算法只需通过一系列的移位运算和加法运算即可完成矢量旋转，在FPGA中易实现。因此，经过n次迭代后的输出结果xn和yn为三角函数值。

CORDIC算法采用坐标旋转的方式来替代传统的查找表方式，能够实现相-幅转换，满足设计对存储容量、计算精度的需求。对于不同的迭代次数，旋转后可获得对应的最大角度[11],如表1所示，其中，N为迭代次数，θt为旋转后可获得对应的最大角度。

表1 不同迭代次数对应的最大角度

由表1可以看出，角度覆盖范围为-99.88°～+99.88°，不能包含整个周期-π～π，所以需通过三角函数的周期性及对称性来对输入角度进行处理，使输出角度范围能够包含实际所需旋转角度。将输入角度限制在[0，π/4]范围内，通过三角函数的对称性可以表示一个完整周期。

2.4 数模控制模块设计

由于FPGA的DDS信号为数字信号，需经D/A转换为模拟信号后供后续信号处理。采用FPGA实现D/A模块的驱动数模控制模块，以控制TLV5618芯片实现数模转换。首先需将硬件及软件均初始化设置，其次将DDS信号的输出值通过SPI协议传输至TLV5618芯片，并利用片选信号控制发送数据，最后查看指令确定数/模转换是否继续执行。

3 仿真分析

本文设计采用“自顶向下”的设计思想，将复杂的硬件电路系统划分为简单的低层次模块，不仅有利于系统设计的查漏补缺，且能提高设计效率。Quartus II完成模块化设计后，需编写testbench文件对设计模块进行功能仿真，并通过在测试文件中添加时钟信号、复位信号及输入信号等，观察输出端波形是否符合设计需求。

3.1 频率控制字自增模块仿真

根据设计需求设置K的范围为845 571 686～872 849 024。整个区间设置50个扫频频点，即在扫频区间内每次变频，K需增加545 547。通过编写测试文件，分别对扫频区间的上下限、步进速率及变频次数等参量进行设置，得到频率控制字自增模块输出结果，如图6所示。根据上述参量进行设置，其结果满足设计需求。

3.2 相幅转换模块仿真

图7为相-幅转换模块的仿真结果。设置时钟信号CLK的周期为20 ns，占空比为50%，复位信号RST_N为高电平有效，输入相位精度为32 bit，初始值设为π/6。经过CORDIC算法计算后输出的正弦波和余弦波幅值分别为32 768和56 758(16位十进制)，将其除以216，即可得其小数形式。通过计算可得输出的正弦和余弦值的幅值与标准正弦值幅值相对误差仅为6.1×10-5和9.9×10-5。经仿真验证，CORDIC算法模块设计正确，并可为SAW传感系统提供质量较高的正弦激励信号。

3.3 DDS算法模块仿真

通过对频率控制字的不断调控，为SAW传感系统激励信号接收模块提供较大的扫频区间及稳定的激励信号。基于CORDIC算法实现相-幅转换可降低硬件资源消耗，仅需计算第一象限内角度的正弦值，而第二象限内角度需进行求补运算并影射到第一象限，以此类推可得到完整的正弦波形。图8为DDS模块设计仿真结果。图9为DDS模块的RTL视图。综合频率控制字自增子模块、循环相位累加器子模块及CORDIC算法实现DDS。

3.4 数模转换模块仿真

FPGA实现D/A芯片的驱动模块，主要是将DDS产生的信号实现并-串变换后生成dac_data_in信号，同时生成相应的Clk、dac_en信号，用来控制TLV5618芯片实现数模转换。图10为TLV5618芯片仿真图。dac_data_in[15:0]为16位数据，由12位数据线和4位控制线来控制芯片双链路运行及速度切换等。芯片的工作频率为12.5 MHz，测试文件中输入dac_data_in为16'hcf0a，与输出结果DAC_DIN的数值一一对应，表明数据转换的正确性，从而验证了该模块设计正确。

4 结束语

采用FPGA+D/A转换器的方式实现了DDS模块，运用CORDIC算法实现了相-幅转换，解决了传统DDS杂散分量大、时延大和功耗高等问题。仿真结果验证了该设计方案准确有效。本设计充分利用FPGA的可重构及CORDIC算法高计算精度及高分辨率的优势，实现激励信号的扫频功能，能为声表面波无线无源器件提供精度为99.97%的激励信号，具有一定的应用价值。