基于SiP 技术的某分组件及测试系统设计与实现

刘继祥，钱宏文，廖明勋

（中国电子科技集团公司第58 研究所，江苏 无锡 214035）

0 引言

武器装备尤其是飞弹、无人机、飞艇等微小型[1]系统平台，其电子载荷不仅要求高可靠和高性能，还要求具备轻质、高效、小尺寸的特征。作为近现代信息技术的关键核心半导体器件，应尽可能地实现轻量化、小型化、高度集成化和高可靠性，才能满足武器装备的低SWaP（Size，Weight and Power）[2]要求。

SiP 系统级封装技术[3-4]作为在系统层面延续摩尔定律的主要技术路线，得到了行业的广泛关注和应用。相比SoC 系统单芯片，SiP 封装[5]具有灵活性强、面积小、集成度高等优势。因此，SiP 封装技术不仅在工业应用、物联网、智能手机以及其他小型化智能设备中具有广阔的应用市场，在武器装备市场中，同样具有广阔的应用前景。

1 SiP 分组件原理及测试系统设计

1.1 SiP 分组件原理设计

如图1 所示，SiP 分组件[6]主要由FPGA 电路、A/D采样电路、锁相环电路、电平转换电路、RS422 总线电路、离散信号采集电路及LVDS 输出电路等组成，具体包括2 路高速A/D 采集、3 路RS422 输出通道、2 路RS422 输入通道、20 路TTL 输出I/O、6 路TTL 输入I/O 口、1 路USB 接口、2 路隔离I/O 输入及10 路LVDS 输出接口。系统上电后，FPGA 首先加载程序，程序加载完成后，通过SPI 接口配置时钟芯片及ADC 芯片。ADC 进入工作状态，采集外部模拟信号并向FPGA 上传数据。之后，FPGA 对ADC 数据进行数据处理，结合外部相关输入控制信号做出相应判断，输出相关控制信号。SiP 分组件可通过RS422 接口与外部相关控制单元进行通信，例如实时上报健康状态及数据、还可通过USB 接口上传实时A/D 数据至上位机，上位机通过算法对ADC 数据进行相关分析。……