Yolo 神经网络在集成电路焊盘布局规则检测上的应用研究*

林纯熙 ，粟 涛

（1.北京邮电大学 国际学院，北京 100001；2.中山大学 电子与信息工程学院，广东 广州 510006）

0 引言

从2015 年以来，产业界研发了多种神经网络处理器[1-2]，并使用这些处理器制造了许多服务器，在多个城市大规模地部署了计算中心[3-5]。这些服务器具有强大的计算力。大量的个人携带的移动终端也嵌入了带神经网络处理器的芯片，形成一种随处可用的算力。如果这些算力也可以参与到集成电路的自动化设计中来，那会使设计工作变得更加方便。比如说，只需要下载相应的权值，就可以使用手机进行集成电路设计版图的检查，这对管理人员也是一种帮助。

神经网络在图像分析上获得了巨大的成功。这些成功的案例有：目标分类[6-8]、目标检测[9-12]、目标识别[13-14]。除了单目标分析，神经网络还可以进行多目标分析[15-16]，比如在一张图中找到所有汽车[17]。然而当前成功的深度学习神经网络对于集成电路设计是否仍然有效，还有待研究。

集成电路设计分为前端和后端。后端的核心任务就是版图设计。版图设计分为绘制和检查两个环节。每次绘制完总要进行检查来判断绘制是否合规。芯片版图分为内核和IO 两部分。首先探索神经网络是否可以用于IO 焊盘摆放的合规性检查。

最近学术界在使用神经网络辅助集成电路设计上也开展了一些工作，主要有：采用ANN 技术辅助微波电路设计[18]；利用人工神经网络设计、优化、模拟集成电路[19]；利用神经网络进行数字电路的分层测试[20]等。……