C-R 型多通道10 bit SAR-ADC 设计

邓玉清 ，牛洪军

（1.中科芯集成电路有限公司，江苏 无锡 214035；2.无锡翼盟电子科技有限公司，江苏 无锡 214035）

0 引言

Flash A/D 转换器满足高速高精度，可以实现GS/s的水平，主要用于军工设计，例如雷达、卫星通信等[1]。ΣΔA/D 转换器满足低速高精度，主要用于音频领域。流水线A/D 转换器满足高速高精度，可以实现500 MS/s 水平，主要应用于高速仪表、视频领域、网络系统。积分型A/D 转换器满足中等速度中等精度，主要用于低速仪表。逐次逼近ADC（SAR ADC）满足中等速度中等精度，并且具有功耗低、面积小、复杂度低、易于集成SoC 等优势，被广泛应用在数据采集、工业控制[1-2]。

提高转换速率可以通过增加比较器个数、采用异步控制等，但往往伴随功耗和面积的更多开销。随着位数增加，传统结构的DAC 面积呈指数增加，可以改变分段结构来降低面积。为了降低失调，许多文章提到采用全差分结构配合混合切换[3]，然而相比单端结构会消耗更大的面积和功耗。在降低功耗上，有人通过采用动态比较器，但动态比较器带来更大的失调，需要更为复杂的修调算法补偿[4]。

综上，本文采用CR 分级、温度计码、自举开关、前置放大技术克服如上提到的缺点。

1 系统设计

1.1 SAR 系统结构

本设计的结构如图1 所示，包括通道选择、采样、CR-DAC、静态比较器、SAR 控制逻辑。在传统结构基础上加入通道选择控制，实现对任一通道输入的A/D 转换。针对传统结构中面积大问题，采用CR 分级合理选型，达到面积与性能的最优化[5-6]。

图1 SAR-ADC 功能框图

1.2 SAR 系统结构

当软硬件配置好后，ADC 按图2 时序工作。……