半闪速结构高速模数转换器

徐东明，王荟玲

（1.西安邮电大学 深亚电子技术研究所，陕西 西安710061； 2.西安邮电大学 通信与信息工程学院，陕西 西安710121）

在不断丰富的数字世界里，数据转换器扮演着重要的角色。越来越多的数字产品需要在离散时序执行计算功能，就必须采用具备更高性能的数据转换器，将模拟世界中的模拟信号转换成数字信号。

常用的几种模数转换器类型包括积分型、逐次逼近型、闪速比较型、电容阵列逐次逼近型等，其中，闪速比较型模拟数字转换器［1－2］将一个模拟信号转换为码字需要一个时钟周期，共两个相位阶段：第一阶段，模拟输入电压被采样并输入到比较器；第二阶段，数字编码网络判断正确的输出码字，并将其存入缓存中。由于在第一阶段仅作了一次比较而实行转换，所以其转换速率高，但是n位转换需要2n－1个比较器，造成电路规模大，芯片成本高，因而只适用于视频模数转换器等要求高速的领域。

针对以上问题，本文拟介绍一种半闪速结构，同闪速比较型一样，它也需要两个阶段，但在第一阶段通过两步比较实现转换，从而可减少比较器的数目，而在第二阶段，则通过数字编码网络进行纠错，以增加纠错功能，提高电路的准确性。

1 总体设计思路

SE5510是一款CMOS、8位、20MSPS模数转换器（Analog Digital Converter，ADC）［1］，它利用了两步闪速结构［2］，又称半闪速结构。SE5510用单5V电源工作且只消耗典型值为100mW的功率，它还包括有内部采样和保持电路［3－8］，具有高阻抗方式的并行口以及内部基准电阻［9－12］。

与闪速转换器相比，半闪速结构仅采用了57个比较器，而闪速结构用到了28－1＝255个比较器。因而半闪速结构大大的减少了功率损耗和芯片尺寸，通过在两步过程中实现转换，在高速转换的同时能够保持较低的功耗。

转换数据的等待时间为2.5时钟。内部基准电阻使用外部电压源可产生标准的2V满刻度转换范围。为了实现此选项，只需利用外部跳线器即可，如此可减少对外部基准和电阻器的要求。差分线性度在25℃时为0.5倍的最低有效位（Least Significant Bit，LSB），而在整个工作温度范围（－20～75℃）内的最大值为0.75LSB，用差分增益1%和差分相位0.7%可以规定动态特性范围。

由于SE5510不仅具有高速的A／D转换功能，而且还带有内部采样保持电路，从而大大简化了外围电路的设计；同时，由于其内部带有了标准分压电阻，因而可以从＋5V的电源获得2V满刻度的基准电压。SE5510可应用于数字TV、医学图像、视频会议、高速数据转换以及解调器等方面。

2 系统主要设计模块

2.1 分压器

如图1所示，在基准电压分压器中，参考电压被16个量化电阻平均划分为16个粗比较值，由15个电阻分接头引出连接到高4位编码比较器的同相端，与模拟输入信号进行比较，比较的结果再经过高4位编码器，产生一个模拟输入信号所在区间值和高四位编码输出值。在基准电压分压器中每个粗比较值又被划分为16个细比较值，由15个电阻分接头引出，由区间值选择与粗比较值相对应的15个细比较值，输出到低四位编码比较器的同相端，与模拟输入电压比较，比较结果再经过低4位编码器编码，产生一个低四位编码输出值。

图1 整体框架

2.2 比较器

如图1所示，高4位采样比较器包含15个高速采样比较器，用来对内部参考电压和模拟输入信号进行比较；含有两组低4位比较器，每组各包含21个高速采样比较器，其中15个用来对电阻分压值和模拟输入信号进行比较，剩下的6个用来对与分压值紧邻的6个细电阻值和模拟输入进行比较。总共用到了57个比较器。其中低4位采样比较器的可能输出结果如图2所示。0表示模拟输入信号比参考电压高，1表示模拟输入信号比参考电压低。

2.3 高／低4位编码

2.3.1 低4位编码

低4位编码器对低4位采样比较器的输出结果进行编码，并产生EN1、EN2用来控制高4位编码器。在图2中，对于前3列有

对于后3列，有

对其余的中间16列，有

图2 低4位比较器输出

2.3.2 高四位编码

高4位编码器，如图3所示。如果（EN1EN2）的输出是（11），则正常编码输出，不需要校正，如果是（01）或者（10），则需要校正成相应行的（11）值。

由于输入是一个变化且含有噪声的信号，如果输入信号和参考电压很接近时，比较器的输出就有可能为低也有可能为高，这样就会产生比较误差，而且高、低比较器的采样是在两个时间段进行的，因此采样数据也会有偏差。为了防止在高4位粗值比较时产生偏差，可在低4位比较时在15个比较器的基础上多用6个比较器，以对与分压值紧邻的6个细电阻值和模拟输入进行比较。如果两次比较的结果在同一个粗值区间内，则正常输出。如果两次比较的结果不再同一个粗值区间内，则高4位编码按细比较的结果重新进行编码。

图3 EN1EN2所对应的高4位编码输出

3 时序分析

如图4所示，先在第一个时钟周期的下降沿开始采样高4位比较器的模拟输入电压，在第二个时钟周期的上升沿确定高位采样数据并产生高4位编码值，并输出到寄存器中；再在第二个时钟下降沿采样低4位比较器的模拟输入电压，在第三个时钟上升沿确定低位采样数据，产生低4位编码值，并输出到寄存器中，由此产生校准信号EN1和EN2；接着在第三个时钟下降沿校准高4位编码值，在第四个时钟上升沿输出最终结果。这样，第N次采集的数据经过2.5时钟周期的延迟之后，便可送到内部数据总线上。

需要注意的是，这种半闪速结构是每隔一个时钟周期输出一次转换结果，与闪速结构相比，转换速率是相同的，仅仅是延迟了2.5时钟周期输出结果，而闪速结构是延迟1.0时钟周期输出结果。

图4 内部功能时序

4 系统仿真结果

应用Hspice软件［13］进行仿真，输入信号频率为546 875Hz，采样频率为20MHz时，其信噪比为49dB，有效位数为7.8bit，仿真结果如图5所示。

曲线analog＿in是待转换的模拟输入正弦波形，曲线Vout＿Idea为输入正弦波经过理想A／D转换和理想D／A还原后得到的波形，曲线Vout＿5510为输入正弦波通过SE5510进行A／D转换和理想D／A还原后得到的波形，通过对比发现，SE5510转换结果与理想A／D基本吻合，只是延时输出了2.5时钟周期。

图5 仿真结果

5 结语

SE5510在电路结构上能实现和闪速结构同样的精度与速度，由于比较器个数的减少，降低了功耗，通过版图布局［14］可降低芯片面积。在实际设计的过程中发现SE5510的精度和速度在很大程度上取决于内部比较器的结构和参数，设计时需要在功耗，速度，精度之间进行折中。不同的版图布局和走线对它的影响也非常的大，因为较大的版图失配和寄生电阻和电容引入的误差往往无法忽略。本文所设计的A／D转换器用Cadence软件分析设计，并在Hspice软件中完成了功能仿真。仿真结果表明，设计的8位A／D动态参数接近理想A／D的动态参数，达到了预期设计目标。

［1］陈一新.高速 A／D转换器 TLC5540及其应用［J］.国外电子元器件，2002（3）：63－65.

［2］马洛博蒂.数据转换器：影印版［M］.西安：西安交通大学出版社，2010：147－156.

［3］Baker R J.CMOS电路设计、布局与仿真：第1卷［M］.刘艳艳，张为，译.2版.北京：人民邮电出版社，2008：194－216.

［4］何乐年，王忆.模拟集成电路设计与仿真［M］.北京：科学出版社，2008：289－311.

［5］邱少杰，徐东明.一种数模转化器动态参数的仿真方法［J］.西安邮电大学学报，2013，18（5）：1－5.

［6］Allen P.CMOS模拟集成电路设计［M］.冯军，李智群，译.北京：电子工业出版社，2005：402－556.

［7］Choudhury D R，Jainl B S.线性集成电路设计［M］.陈力颖，黄晓宗，译.3版.北京：科学出版社，2010：350－353.

［8］拉扎维.模拟CMOS集成电路设计［M］.陈桂灿，程军，张睿智，译.西安：西安交通大学出版社，2002：334－500.

［9］李崎璋，李哲英.一种12－bit 1MSPs SAR ADC的设计［J］.北京联合大学学报：自然科学版，2011，25（4）：6－9.

［10］张大为，姜静，刘迪.一种新型CMOS数模转换器的设计与仿真［J］.机械与电子，2011，5（12）：17－20.

［11］王洋.高速D／A转换器的系统建模及系统验证研究［D］.西安：西安电子科技大学，2011：16－18.

［12］党剑华，郝建国，刘立新.基于TMS320LF的数据采集与传输系统的设计［J］.西安邮电学院学报，2006，11（1）：1－4.

［13］钟文耀，郑美珠.CMOS电路模拟与设计：基于Hspice［M］.北京：科学出版社，2007：151－209.

［14］张亚灵，徐东明.一种基于CMOS工艺的掩膜ROM设计［J］.西安邮电学院学报，2009，14（1）：1－4.