基于FPGA的多路光纤数据传输系统设计与研究

史韶丰，刘 继

（同济大学铁道与城市轨道交通研究院，上海200331）

基于FPGA的多路光纤数据传输系统设计与研究

史韶丰，刘 继

（同济大学铁道与城市轨道交通研究院，上海200331）

以可编程芯片FPGA、串化解串芯片、光纤收发模块和多路复用解复用器为主要器件，进行了工业现场多个数据采集端与数据总处理端之间，分别通过光纤进行远距离高速数据传输的硬件电路设计，并制作了PCB对系统进行测试，保证数据传输的稳定性。

光纤数据传输；串化解串器；现场可编程门阵列

1 引 言

随着现代工业技术的发展，检测对象变得越来越复杂，分布也越来越广，分布式检测仪器的应用不断增加。因此，对这些数据的可靠传输和分析处理成为一个重要问题。

针对光纤传输技术在一般工业现场的应用，提出了一种基于FPGA的多路光纤数据传输系统的硬件设计，将分布在十个地方的传感器所采集到的数据通过光纤传输到距离很远的数据总处理端。分别制作了数据发送端（采集端）和接收端（处理端）的PCB板，对系统进行验证和测试。

2 系统硬件设计

图1 系统硬件结构框图

系统包括十个光发送板和一个光接收板，由主控芯片FPGA、串化解串器（SerDes）、LVDS／LVPECL转换电路、SFP光模块、光纤多路复用器、解复用器等模块组成，实现多对一的数据传输。系统硬件结构如图1所示。

主控芯片FPGA采用Altera公司的CycloneⅢ系列芯片EP3C25Q240C8。每路数据采集端的FPGA将采集到的18位并行数据发送至串化解串器，串化器将并行信号转换为串行LVDS信号。转换电路将LVDS信号转换为SFP光模块能接收的LVPECL信号，光发送器经过光电转换发出光信号，经过光纤传输至数据处理端的光接收器。经过光电转换和LVPECL／LVDS转换后得到的差分信号通过多路复用器进入解串器，解串器将串行LVDS信号恢复成18位并行信号。多路复用器在某段时间内只选通其中一个通道，从而保证同一时刻只有一个采集端和总处理端进行数据通信，处理端需要将握手信号反馈给采集端以建立通信协议，该反向数据传输与前述过程类似。

2.1 串化解串器

串化解串芯片选用德州仪器公司的高性能芯片DS92LV18，该芯片集串行编码和解码功能于一体，是光纤高速数据传输中的核心器件。

DS92LV18是18：1／1：18串化／解串器，工作时钟频率为15-66MHz，全双工吞吐量达2.376Gbps，具有独立工作的发送器和接收器。DS92LV18内部结构原理如图2所示。

图2 DS92LV18结构原理图

两个DS92LV18进行数据传输前必须相互进行初始化，即对串化器和解串器PLL的本地时钟进行同步，本地时钟频率必须相同。串化器必须通过SYNC引脚向解串器发送随机的同步码，该同步码以LVDS数据流的形式通过光纤发送至解串器，解串器将在一个指定的时间量锁定到同步码。解串器PLL锁定嵌入时钟后，lock由高电平变为低电平，输出端输出有效数据。

完成初始化后，串化器可以向解串器发送并行数据，解串器锁定到嵌入时钟后，将恢复出的时钟从RCLK引脚输出，该时钟与18位输出数据ROUT［0：17］同步。

2.2 LVDS与LVPECL转换电路

本系统中由于SFP模块内部已包含LVDS／LVPECL转换接口，故只需考虑LVPECL／LVDS转换。最简单的方式是使用电阻搭建转换电路，如图3所示。

图3 LVPECL／LVDS转换电路

2.3 SFP光模块

本系统中选用的SFP光模块型号为ASF13-24-20，其数据传输速率最高可达1.25Gbps，最长连接距离达20km。

该模块中有一名为TX Disable的输入引脚，改变其电平值可以使能或禁止光信号的输出，从而可以保证系统中解复用器输出的十路差分信号只有一路能够通过光纤发送出去，使得同一时刻只有一个采集端和总处理端进行双向通信，不会发生多路冲突现象。该引脚接一上拉电阻，低电平时使能光输出，高电平或断开时禁止光输出。

2.4 多路复用器

多路复用器选用Maxim公司的MAX9176，该芯片是低抖动、低扭曲的2：1数据复用器，数据传输速率达800Mbps。

芯片接收两路差分LVDS输入，通过片选信号控制选择输出其中一路LVDS信号。可以通过PD引脚使芯片进入掉电状态。芯片功能如图4所示。

图4 MAX9176功能框图

由于芯片只有二选一功能，故本系统需要5片MAX9176配合使用，才能实现十路选通一路。当FPGA需要控制某一路进行数据传输时，使能处于该通道中的MAX9176，并通过片选选通相应通道，而关断其余通道中的芯片。这样不会导致多个通道同时传输数据，实现了仅一路选通。

2.5 多路解复用器

在系统的反馈通道中，DS92LV18输出的LVDS差分信号至多只能驱动三个LVDS接收器，不能满足十路扩展要求，故需专用芯片完成解复用功能。

多路解复用器选用德州仪器公司的DS90LV 110T，该芯片是1到10路高速LVDS数据分配器，数据传输速率达800Mbps。

3 系统软件设计

使用Verilog HDL语言对FPGA进行编程，用有限状态机表示系统工作过程。

数据接收端的工作方式为尝试依次接收来自每个发送端的数据。接收端依次选通每个通道，判断该通道的发送端是否要求传输数据。如果某个发送端要求传输数据，FPGA控制串化器发送同步码要求建立连接；如果接收端解串器的锁定信号有效，即完成了同步，表示收到了该通道的数据发送请求。接收端的串化器立即反方向发送同步码与发送端进行确认，发送端解串器完成同步后就可以开始传输数据了。如果接收端在指定时间内未收到某个发送方的请求，则选择下一个通道进行判断。系统工作程序流程如图5所示。

4 实验测试

使用开发环境Quartus II 11.0的SignalTap（逻辑分析仪）进行调试。制作了PCB板，设定串化解串器的工作时钟频率为25MHz，则串行数据流的速率为500Mbps。控制每个数据发送端发送不同数据段的18位递增数据，通过检查接收端收到的数据是否属于某一特定数据段且呈递增规律来判断收发数据是否一致，从而测试系统是否正常工作。系统测试结果如图6所示。

图5 发送接收程序流程图

图6 系统正常运行结果

5 结束语

以FPGA、DS92LV18、光收发模块等器件为基础，研究和设计了多个数据采集端与数据总处理端之间通过光纤进行远距离高速数据传输的硬件电路，并制作了PCB板进行测试，验证了系统数据传输的正确性和稳定性，满足实际需求。

［1］黎原平.数字光通信［M］.北京：电子工业出版社，2011.

［2］赵增辉，刘中友，彭圻平.高速差分信号的互连设计［J］.无线电通信技术，2010（1）：50-53.

［3］童鹏，胡以华.DS92LV18在光纤数据传输设计中若干问题的研究［J］.电子技术应用，2007（10）：59-62.

［4］Texas Instruments.DS92LV18 18-Bit Bus LV DSSerializer／Deserializer-15-66MHz［J］.Texas Instruments，2006（1）：1-24.

［5］Maxim Integrated Products.670MHz LVDS to LVDS and Anything to LVDS 2：1 Multiplex ers［J］.Maxim Integrated Products，2003（19）：1-14.

Design of Multi-Channel Fiber-Optic Data Transm ission System Based on FPGA

SHIShao-feng，LIU Ji
（Institute of Railway＆Urban Rail Transit，Tongji University，Shanghai200331，China）

This article designs a circuit，mainly composed of programmable chip FPGA，serializer／deserializer，optical transceivermodule and multiplexer／demultiplexer，which enables high-speed data transmission of long distance between ten data acquisition terminals and a data processing terminal in the industrial field.The system is tested on PCB to ensure the good stability of data transmission.

Fiber-optic data transmission；SERDES；FPGA

10.3969／j.issn.1002-2279.2014.01.005

TP3

：A

：1002-2279（2014）01-0015-03

史韶丰（1990-），男，浙江宁波，硕士研究生在读，主研方向：工业自动化控制。

2013-08-08