基于半解析法的FinFET三维电势和阈值电压模型

韩名君 代广珍 倪天明

( 安徽工程大学高端装备先进感知与智能控制教育部重点实验室，241000，安徽芜湖 )

1 引 言

根据国际半导体工艺路线图的预测，2030年集成电路芯片制造工艺尺寸将下降到1 nm[1]，并且随着工艺节点进入亚30 nm，FinFET结构已经成为各大厂商的主流工艺结构.FinFET器件按照衬底结构的不同，可以分为绝缘衬底上硅(SOI，Silicon-On-Insulator)FinFET和体硅(bulk) FinFET器件[2，3]. SOI FinFET具有寄生电容减小漏电流降低的优点[4]，但由于工艺和价格上的因素，目前的工艺仍以体硅FinFET结构为主[5].对于FinFET结构，其鳍形沟道宽度相对沟道长度已经不可忽视，所以需要采用三维建模，但是由于三维定解问题求解的过程及其复杂，结果难以收敛，因此给三维解析模型的建模带来了很大的困难.在已有的三维模型中，文献[6]对沟道电势采用三维拉普拉斯方程求解SOI FinFET，忽略了空间电荷区的固定电荷；文献[7-11]运用叠加原理求解SOI结构电势模型，这种方法得到的模型不仅计算复杂，且将各氧化层内的电势分布都视作一维分布，也未考虑源漏电极在其扩展区的变化和量子效应，对超小尺寸器件不可避免会产生较大误差，且不适合体硅器件；目前现有的体硅器件解析模型由于计算上的困难均为一维建模[12-14]，为达到计算精度引入了数量众多的拟合参数，给工程设计人员带来许多不便.综上所述，对体硅FinFET三维解析模型的建模研究极为迫切和重要.

由于半解析法在短沟道MOSFET的二维模型中已经有了成功的应用[15，16]，因此本文提出对体硅FinFET器件用半解析法对电势进行三维建模，针对器件中的沟道和栅绝缘层提出了两个不同截面上的二维定解问题及其边界衔接条件，进行加权叠加后得到沟道和栅绝缘层的三维电势分布，然后根据其边界条件利用正交展开法解出待定系数的线性方程组.这种既得到了三维电势解析表达式，又需要对其中的待定系数进行方程求解的方法就是一种半解析模型.该模型还同时考虑了量子效应影响，最后对模型进行验证.

2 FinFET三维解析模型

2.1器件结构体硅FinFET三维结构如图1(a)所示，tsi为Fin鳍式结构的宽度，Xj为Fin鳍式结构的高度，对Si沟道中沿垂直于z的方向进行纵向剖面得到(b)图，z的取值范围为0

图1 FinFET结构图截面图(a)体硅FinFET结构；(b)x-y方向截面；(c)y-z方向截面

(1)

(2)

其中,Vs=VSS-VB、Vd=VDS-VB，两个区域的边界条件根据物质的本构关系有

(3)

其中，εsi为硅介电常数、εr为氧化层介电常数.用分离变量法求解(1)(2)，得到电势的解析式为,

(4)

(5)

(6)

2.3对称双栅MOSFET模型考虑图1(c)中沿着沟道横向即z-y方向的剖面近似为一个对称双栅MOSFET结构，同时在0

(7)

(8)

(9)

边界衔接条件为

(10)

同样采用分离变量法得到三个区域的电势解为

(11)

(12)

(13)

(14)

(15)

(16)

(17)

2.4三维电势模型和阈值电压模型将计算得到的非对称单栅模型和对称双栅模型，参考文献[11]做如式(18)的宽度加权叠加，得到三维电势解为

(18)

其中,α为拟合参数，不同工艺尺寸下取值不同，以14 nm沟长FinFET参数为例，α取2.

Φ(0,y,tsi/2)=2φf.

(19)

同时考虑到FinFET器件尺寸已经进入纳米级别，需要考虑量子效应的影响，根据参考文献[19]中给出的量子修正模型对表面势进行修正，引入修正量ΔΦQM， 表达式为

(20)

为有效质量.根据参考文献[17]中给出的参量取值，修正后的电势为

Φ(0,y,tsi/2)QM=Φ(0,y,tsi/2)+ΔΦQM.

(21)

对于式(6)中的耗尽层厚度d初值的选取，则采取长沟道器件的耗尽层厚度模型作为初值，

(22)

图2给出了阈值电压迭代算法的流程图.首先确定初值计算电势分布，当电势极小值点的值与二倍体费米势之间的相对误差小于ε时迭代结束，提取此时的阈值电压.

图2 阈值电压算法流程图

3 模型验证与讨论

根据文献[18-20]给出的体硅FinFET三维结构仿真参数，对本文提出的模型进行验证.图3验证的是沟道长度L=15 nm、Fin高Xj=5 nm，Fin宽tsi=5 nm时体硅nFinFET的三维电势Φ(x,y,z)，沟道中掺杂浓度为1e17 cm-3，栅氧化层厚度0.5 nm. 图3中(a)和(b)为沟道上表面电势，(c)和(d)为沟道中央电势.从图中3可以得出，本文提出的电势模型在亚阈值下可以准确模拟三维电势分布，经比对计算(b)和(d)绝对误差低于0.5×10-3V.而(a)和(c)图中，在沟道中间的电势模型结果与模拟结果吻合非常好，但是在矩形沟道顶部转角处，模型的电势值略高于模拟结果.产生误差的原因在于此处的模型忽略了沟道中矩形转角的转角效应，从而导致电势在两端误差较大.为了有效避免这种转角效应，结合Fin的宽长比对模型进行修正.经过计算在tsi=5 nm时，取转角处的圆角小半径R=0.6 nm对有效沟道长度进行修正，得到的结果与模拟结果吻合，在tsi=10 nm时取圆角小半径R=0.2 nm得到的结果与模拟结果吻合，图4为验证结果，此图表明经过圆角修正后的模型在源漏两端取得与模拟结果的良好拟合，说明此方法可以适用于该器件.

图4 考虑转角效应后的电势模型与仿真结果对比

图5为L=15 nm、Xj=5 nm，沟道掺杂浓度为1e17 cm-3，等效栅氧化层厚度0.5 nm时的沟道上表面电势验证结果.该结果表明，模型能够准确预测沟道表面处电势随漏端偏置电压VD和鳍宽度的变化.图5(a)显示随着VD的增高，表面电势最小值点向源端靠近并且数值随之提高，说明模型可以对漏致势垒降低效应(DIBL)进行准确预测；图5(b)则表明，随着鳍宽tsi的增加电势最小值略有降低，这会导致阈值电压的变化，因此鳍宽对器件伏安特性也具有不可忽视的影响，模型对其进行了准确的预测.

图5 沟道上表面电势Φ(0,y,tsi/2)对比

阈值电压与数值模型的计算结果对比见图6.图6(a)表示栅长从15 nm变化到50 nm时Vth的变化，图中数据表明随着栅长的增加Vth增大，这是由于栅长增加使得短沟效应、DIBL效应等会有所缓解，因此阈值电压随之上升；(b)图是L=15 nm、Xj=5 nm时偏置电压不变时，Vth随鳍宽tsi的变化，图中数据表明随着tsi的增加Vth增加，图6表明本模型对体硅nFinFET阈值电压进行了准确的预测.

图6 阈值电压计算结果对比

下面讨论半解析模型的计算量.以参数L=15 nm、Xj=5 nm、tsi=5 nm为例，设定待定系数为20、30、40、…递增，直到前后两次计算的电势相对误差小于1%，最终的待定系数即模型格点数见表1，并用时间复杂度Ο对比两种模型的计算量.从表1可以看出，本文的半解析模型计算时间复杂度远低于数值模型.这是由于三维器件的仿真结构更增加了收敛的难度，因此TCAD采用的数值模型格点数众多，计算开销大，CPU占用时间长，对CPU核性能要求高；而半解析模型是在明确的线性方程组和初值表达式的基础上进行迭代运算，因此格点数相比TCAD模型大大减小，计算时间复杂度明显降低，计算开销小.

表1 半解析模型和数值模型阈值电压计算量比较

4 结 论

通过对FinFET设定为纵向和横向两个方向的MOSFET二维矩形等效源的叠加，本文提出了bulk FinFET的三维半解析模型，通过对模型的验证结果表明，本文提出的半解析模型具有明确的解析表达式，各参量的物理意义明确，拟合参量个数极少，方便半导体电路级别的建模，同时模型还兼具了解析模型和数值模型的优点，具有高精度的计算结果，计算时间复杂度远小于数值模型.