集成电路芯片制造技术与工艺研究

王柱

（浙江大学，浙江 杭州 310058）

0 引言

在现代的嵌入式集成电路制造中，键合工艺技术已作为封装中的一个关键步骤被普遍关注，而随着国际黄金价格的日益上涨，新型材料及键合线的发展也已日益引起了各大生产商及其终端顾客的兴趣[1]。关于新型材料键合线上的工艺窗口的研究，直接关系到新型键合材料在具体实际产品中发挥的作用，对于新型材料的评估和选择以及确保在实际应用中的安全性和可靠性，也是各生产商集中关注的问题。

1 集成电路的发展

在集成电路产业界，人类已经习惯于用在集成电路生产中所能够实现的最小线宽，并习惯性称其为特性宽度[2]。同时也用所采用的硅单晶片直径参数和动态存取存储器（DRAM）所能储藏的容积来评估集成电路生产工艺的发展。集成电路技术的发展一贯遵循摩尔定律，即动态随机存储器（DRAM）的最大集成化度每18个月翻一番。对于集成电路生产来说，单个晶片集成化度的增加，一是采取增加晶片体积，二是靠降低特性宽度。假如以MOS晶体管的设计来评估整个集成电路设计科技的发展方向和展望，那么在未来5年的趋势仍是集成电路的特性宽度将每3年递减30%，而DRAM的特性容积将以每3年递增4倍的速度发展[3]。

1.1 集成电路的研究背景

20世纪末，半导体集成电路工艺技术又有了一次重大的突破性进展，这便是操作系统晶片的问世。操作系统晶片是把同一种电子产品操作系统在单一晶片上完成的大型集成电路板。比如，一种把长16m的DRAM、微处理器、接口集成电路板等单一集成化的产物。目前的SOC已经含有上万亿的电晶体，基本上已经能够把所有电路系统的设计工作都包含在其中。而针对这种总体规模如此庞大的系统芯片，所面临的最大技术课题便是对于“做什么”以及“怎么做”的提问。在“做什么”中，我们首先要明白怎么能找出一个电路系统，来发挥SOC的巨大潜力；在“怎么做”中，对于产品怎么设计和怎么制造是两个技术关键。

1.2 集成电路的研究现状

首先，从整个工艺技术来看，系统芯片设计首先面对的主要问题就是高集成化设计制造的关键技术，它可以分为工艺技术和设计技术两个方面。工艺技术可参考标准集成化电路结构工艺技术，目前的高微细工艺已超过了0.13μm,而设计的关键技术则是解决了数量如此庞大的晶体管怎么组成控制系统的提问[4]。其次，据美国国家0.5导体工业会的估计，虽然最近几年高集成度技术以每年60%的速度增长，但由于设计人员的工作能力仍以每年20%速度增长，所以设计力量欠缺的现实问题也将越来越严重。再次，和规范集成电路有所不同，系统芯片需要专门处理元件间的兼容问题，这就需要将以往制作在印制电路板上的形形色色的各种元件，包括DRAM、EEPROM、模拟集成电路、高压集成电路、小功率集成电路和逻辑电路等整合到同一个晶片上[5]。

2 集成电路芯片的三大难题

SOC的高集成化程度设计虽然有着效率高、低功耗的优势，不过由于采用等比率压缩设计原则，高集成化程度设计伴随的小尺度化也造成了许多困难。如果元件数量和导线的长度都减少了1.05，则总功率将增大到1.6倍，引线的延迟增大到3.6倍，则导线电流密度将增大到1.8倍，导线噪声系数增大到2.5倍，设计的时间复杂度将增大到4倍。

由于高集成度，产生了3个危机。第1个危机是功率危机，SIA预计在2010年将产生单片功率为150W以上的集成电路，而第2个危机则是布线危机，由于配线推迟时间的增加，电流密度增加将使得布线可靠性下降，同时布线多层化产生的成本增加、配线间的电流耦合增加以及布线噪声增加。上述问题的出现将导致嵌入式集成电路的设计着眼点由过去的以晶体管为中心，转变到现在的以配线为中心。第3个危险是更加复杂的危机，它主要是由于晶体管数量增加而造成的。全球各个国家都投入了很多力量着手挑战这些问题[6]，比如美国政府就启动了被叫作MACR的科研项目，包含了布线和设计等一系列课题，每年投资约数千万美金，并打算在10年间解决这些问题。

2.1 功耗危机

CMOS门电路的总功率根据充放电电流与亚阈值泄漏电流之和确定，充放电电流可以表示为afcv2，当中a是活化率、f为频率、c是负荷电容器、v是电源电压。由此可见，功耗与电源电压平方成正比，所以降低电压对降低功耗较为有效。但是，电源电压的降低受到了延迟时间增长的影响。低阈值电压是克服这种问题最有效的办法，但是将造成亚阈值泄漏电流的增加。因此，要克服这些问题，可选择多值阈电流、可变阈电压等办法。在某一时期或对某个电路部分更改电源电压也是克服延时和功率问题的一个办法。为完成这些设计，公司现在正重点研发芯片上的可控式DC-DC变换器，目前已经产生了可以调节频率、电源电压等的STRONGAM处理器。而这种新技术方案的提出，对完善EDA功能提供了全新的课题。当电源电压下降至0.5V时，延迟特性具有真正温度特征。因此还必须警惕出现的热损伤现象，在这方面寄生闩锁结构由于完全地消除了CMOS电路的寄生效应，能够更有效地避免热损伤，也能够安全地减小电源电压。而另外一种技术，就是光栅与自然本体直接相连的具有高动态阈电压的DTMOS。SOC充分利用自身的可编程序的数据处理优点，开启了利用软件与硬件共同控制集成电路模式的新时代。过去人们总是用延时D(Delay）与平均面积A(Area）来评价LSI设计工作的优良程度，最近增加了功率P(Pwer）这项指标，有时也将开发周期T(Tum-Amund Time)和可靠性R(Reliability）等用作指标。所以当工程设计人员在使用标准EDA工具进行产品设计的时候，并不能只考虑D、A项目，也要兼顾P、T、R等项目。因为信息流可以在里面传递，所以系统芯片和标准LSI比较有着显著的低功耗优点。比如，要对DVD中所用的MPEG-2进行编码，若要用普通的微处理设备或者软件系统完成编码，则要求40W的功率；而若选择多媒体专用处理器，则只需3W的功率；如用专门的SOC，则只需0.7W的功率。由此可见经过对专门集成电路的系统化设计，能够将整体耗电量减少两个数量级。

把内存嵌入整个系统晶片中也是减少功率的一种主要途径。如将内存和管理器分开做到在2个晶片上，为了达到IG骼的最大带宽，在接口部分要求1W的最大功率，但如果将两个集中到同一个晶片上，就能够将最大功率减小至0.02W，从而几十倍地减少整个系统功率。再组装也是减少功率的一种主要方式，最近产生了一种被叫作CSP(chipsize package或chip scale package）的管壳，厚度和晶片相同数量级，不但能够完成超小型的整机，而且还能够大幅减少整个系统功率。这种包装工艺技术颠覆了传统的先工序、后工艺概念，将包装工艺作为硅晶圆工序的最后一个环节[7]。假设晶片为0.5V、5W，而电源线的总电流是10A，如果允许电源线损失0.025V的电压降，那么在晶片上需要10μm厚度的电源配线，这种厚层工艺就需要利用管壳布线技术，在LSI上制造阵列型高压焊点，将管壳和晶片进行一体化设计。利用管壳的较厚配线层不但有助于缓解功率问题，而且还可以克服布线延时问题，这也就对EDA的封装工艺技术及仿真功能提供了需求。

2.2 布线危机

小尺度化产生的另一种主要原因是，布线横截面及导线与硅的相接触面积随比值减小因子的平方下降，从而使得布线延时增加[8]。同时由于电流密度增加，电压迁动所导致可靠性降低的效果也更为突出。此外，多层布线还提高了设计时间和成本。为降低布线阻抗和电流密度系数，现在也有采取非均匀分布的比值减小方法，即膜厚度固定而路径长度降低，不过这样会导致布线侧面积和布线距离之间的比值增加，使得配线之间的寄生电容量增加，从而导致耦合噪声增加和时序误差增加，必须考虑电子感应的因素。尽管在配线方面的设计要考虑的困难问题很多，但是高性能的EDA系统能够支持设计者进行布线的方案设计。

2.3 复杂化危机

处理复杂化的问题有两种方式，一是高抽象度工程设计，二是工程设计的共有化。由于高抽象度工程设计是为了彻底改变过去的LSI工程设计中以整个硬件设计确定电路特性的方式，而改为使硬件与软件一起工作来实现电路功能，所以在复杂电路设计的最后阶段，就需要双方共同进行硬件与软件设计，也称为协同工程设计。目前的EDA开发工具还可以实现协同仿真和协调试验，但还不能实现软硬件的协同工程设计。但今后将会产生可以提供如何最优化地划分软硬件功能的高性能系统产品设计开发工具。而最佳的产品设计不但能提供适合的处理器架构，还具备字长、命令组变化的操作灵活性，而且也是自动化的生成编写语言。

3 集成电路芯片键合技术

引线键合的最根本形式，是在芯片的传送连接中引进和导出各种金属线，以完成电气的互连。工程中我们一般使用热压引线键合、超声波引线键合、热声引线键合等方法。

3.1 热压引线键合焊

热压引线键合焊是运用升温和加压，使金属引线和芯片焊盘间接触面上的分子间距离到达一定的引力区域，进而实现电子键合的目的。该工艺技术于1957年在贝尔实验室被广泛应用，是最早期的热封装工艺技术，但现在已经很少在实际中应用。热压键合的焊头一般有针状和圆柱形等多种类型，在工艺进行过程中，热压焊点和压焊头都需要迅速升温，一般的温度都在150～200℃，以保证在各区域上都不会氧化。

3.2 超声引线键合焊

超声引线键合焊是指使用超声波发生器，使劈刀（焊接刀）产生水平方向的弹性振动，而在此过程中由于压力作用，使劈刀在两种作用力的共同作用下推动着金属铆接件与焊盘表面迅速碰撞，使金属引线在能量的影响下产生热塑性形变，在整个微观的焊盘范围内形成了致密的焊缝接合，而因为摩擦的影响，也能够更有效地消除焊缝表层的金属氧化层，以改善焊缝的品质[9]。单一的超声键合焊可在常温下完成，且不需要加温亦可进行。

3.3 热超声引线键合焊

热超声引线键合焊是以超声电能相互作用，外加电阻热推进键合的新形式，这个方法糅合了高温热压和超声焊接的优势，利用热超声的作用力把焊接盘表层的一般氧化物层和一般化学污染层去掉，然后再在焊接界面上升温，从而使金属原子间相互扩散，从而产生了新的金属之间的紧密接触，形成原子键结。在热超声波引线键合焊接工艺的推进过程中，基板温度通常控制在120～240℃，正因为是高温度加热，这个方法才能够更加有效地控制金属表面间的化合物生长，同时也因为热超声震荡能力与温压之间的合力影响，导致原子键结的安全性大大提高，而且在工艺范围内也还有很大的发展空间。目前90%以上的0.5导体封装技术都使用了该工艺[10]，也是本文焊接材料讨论的基本键结方法。

4 结语

纵观现代信息技术社会，发展的核心依然是现代微电子科学技术，而硅0.5导体材料依然是现代微电子科学技术的主导。大口径硅单晶片的制造是进一步提高集成电路整合度的基石，怎样有效控制它们的点缺口和二次缺口仍将面对重大技术挑战。超大规模集成电路的生产科学技术是一种发展的科技，唯有把握最前沿的科技才能在国际竞争中占有国际市场。但是由于一些材料的缺乏,新器件设计技术原理和新的0.5导体先进工艺的发展仍在探索阶段，集成电路的制造技术水平还将继续向新的高度攀升。